## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-116107

(43) Date of publication of application: 02.05.1997

(51)Int.CI.

H01L 27/10 G11C 11/22 G11C 14/00 H01L 27/108 H01L 21/8242 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 07-267274

(71)Applicant: SONY CORP

(22)Date of filing:

16.10.1995


(72)Inventor: ARASE KENSHIROU

## (54) FERROELECTRIC STORAGE DEVICE AND ITS MANUFACTURE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To realize a large-capacity ferroelectric storage device whereinto many memory cells can be integrated each of which comprises only one ferroelectric capacitor.

SOLUTION: Respective main bit lines MBLN, MBLN+1 laid in the form of columns are connected selectively with arbitrary auxiliary bit lines SBLN, SBLN+1 from among a plurality of auxiliary bit lines via selection transistors STN, STN+1. In the grid positions wherein a plurality of word lines WL1-WLM laid in the form of rows intersect the foregoing auxiliary bit lines, memory cells Cm,N, Cm,N+1 comprising ferroelectric capacitors are disposed one by one. Further, one electrode of each foregoing ferroelectric capacitor is connected with each foregoing auxiliary bit line, and the other electrode of each foregoing ferroelectric capacitor is connected with each foregoing word line.



### **LEGAL STATUS**

[Date of request for examination]

28.03.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3327071

[Date of registration]

12.07.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### \* NOTICES \*

Japan Patent Office is not responsible for any

damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### [Claim(s)]

[Claim 1] Each main bit line wired in the shape of a train is connected to two or more subbit lines through a connecting means. The memory cell which becomes the grid location where the above-mentioned subbit line and two or more word lines wired by behavior cross from one ferroelectric capacitor, respectively is arranged. Ferroelectric storage which one electrode of each ferroelectric capacitor is connected to the above-mentioned subbit line, and one of other electrodes are connected to the above-mentioned word line, and memorizes one of the data of the 1st data of an opposite phase, or the 2nd data mutually according to the direction of polarization of the above-mentioned ferroelectric capacitor.

[Claim 2] The above-mentioned connecting means is ferroelectric storage according to claim 1 with which it is an MOS mold semiconductor device, and other one side is connected to the above-mentioned subbit line, a gate electrode is connected to a selector-gate line, respectively, and either the source electrode of the MOS mold semiconductor device concerned or a drain electrode connects the above-mentioned main bit line and a subbit line to the above-mentioned main bit line in actuation according to the applied voltage of the selector-gate line concerned.

[Claim 3] The writing of the 1st data to a memory cell An electrical potential difference is impressed in the direction in which the subbit line potential chosen from the word line potential to choose becomes high. Carry out by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric-field direction, and the writing of the 2nd data to a memory cell Ferroelectric storage according to claim 1 performed by impressing an electrical potential difference in the direction in which the subbit line potential chosen from the word line potential to choose becomes low, and making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric-field direction

[Claim 4] the reading appearance of data to a memory cell ·· carrying out ·· the ferroelectric storage according to claim 1 which judges data by connecting with the subbit line which chooses the main bit line, changing the word line electrical potential difference to choose, changing the polarization condition of a ferroelectric capacitor, and detecting change of the main bit line potential according to change of the polarization condition of the ferroelectric capacitor concerned.

[Claim 5] Ferroelectric storage according to claim 1 with which the re-writing of data to the memory cell concerned is performed after read out of the data to the above mentioned memory cell.

[Claim 6] the ferroelectric storage according to claim 1 collectively performed to all the memory cells connected to the word line which it has the sense amplifier of latching which carries out reading appearance corresponding to each main bit line, and latches data or write-in data, and the data to a memory cell carry out writing or reading appearance, and chooses re-writing.

[Claim 7] Ferroelectric storage according to claim 1 which writes in the above mentioned opposite phase data to the memory cell in which the write in data concerned and the data of an opposite phase should be written after bundling up to all the memory cells connected to the selected word line and writing in the 1st data or 2nd data.

[Claim 8] The writing of the above-mentioned data is ferroelectric storage according to claim 1 which makes a unit all the word lines that intersect the subbit line chosen by the selector-gate line, and performs them in order for every word line.

[Claim 9] Read-out and the re-writing of the above-mentioned data are ferroelectric storage according to claim 1 which makes a unit all the word lines that intersect the subbit line chosen by the selector-gate line, and performs them in order for every word line.

[Claim 10] Each main bit line wired in the shape of a train is connected to two or more subbit lines through a connecting means. The memory cell which changes from one ferroelectric capacitor to the grid location where the above mentioned subbit line and two or more word lines wired by behavior cross, respectively is arranged. It is the manufacture approach of ferroelectric storage that one electrode of each ferroelectric capacitor was connected to the above mentioned subbit line, and one of other electrodes were

connected to the above-mentioned word line. The process which forms the lower layer capacitor electrode of each memory cell with the above-mentioned subbit line, The process which forms the ferroelectric capacitor insulator layer of each memory cell, and the process which forms the upper capacitor electrode for every memory cell, The manufacture approach of ferroelectric storage of having the process which forms the above-mentioned word line so that the above-mentioned word line may be connected to the above-mentioned upper capacitor electrode for every memory cell, and the process which forms the above-mentioned main bit line.

[Claim 11] The above-mentioned lower layer capacitor electrode is formed with the platinum of the 1st layer, or an oxide system ceramic ingredient. The above-mentioned ferroelectric capacitor insulator layer is formed with the oxide ferroelectric ingredient which makes the oxide ferroelectric ingredient or Bi system stratified perovskite structure which makes a perovskite structure. The above-mentioned upper capacitor electrode is formed with the platinum of the 2nd layer, or an oxide system ceramic ingredient. It is the manufacture approach of ferroelectric storage according to claim 10 that the above-mentioned word line is formed of the aluminum, its alloy, or bipolar membrane of the 1st layer, and the above-mentioned main bit line is formed of the aluminum, its alloy, or bipolar membrane of the 2nd layer.

[Detailed Description of the Invention]

[0001]

[Field of the Invention] By constituting a memory cell from one ferroelectric capacitor fundamentally, this invention relates to the ferroelectric store in which high accumulation and large-capacity-izing are possible, and relates to the device structure, device actuation operation, and the manufacture approach especially.

[0002]

[Description of the Prior Art] A ferroelectric capacitor is constituted for the oxide ferroelectric ingredients (for example, PbZrTiO3 etc.) which make a perovskite structure, or the oxide ferroelectric ingredients (for example, BiSr2 Ta 2O9 etc.) which make Bi system stratified perovskite structure as a capacitor insulator layer, and the ferroelectric storage which memorizes data according to the direction of polarization of the ferroelectric capacitor concerned is known.

[0003] Hereafter, it relates and the hysteresis characteristic of a ferroelectric capacitor is explained to drawing 12. In drawing 12, as for a hysteresis characteristic, (b), and (c), (a) shows mutually the condition of a capacitor that the 1st data (following data 1) of an opposite phase and the 2nd data (following data 0) were written in, respectively.

[0004] In the hysteresis characteristic which shows ferroelectric storage to drawing 12 (a) The condition (inside A of drawing) that impressed the electrical potential difference by the side of plus to the ferroelectric capacitor (inside C of drawing), and the remanence charge of +Qr remained Data 1 (the 1st data), The electrical potential difference by the side of minus is impressed (inside D of drawing). It uses as memory of a non-volatile by using as data 0 (the 2nd data) the condition (inside B of drawing) that the remanence charge of Qr remained.

[0005] By the way, the approach (following 1TR-1CAP mold cel) of constituting one memory cell from one selection transistor and one ferroelectric capacitor is learned as what uses the ferroelectric capacitor mentioned above as a ferroelectric store of a non-volatile.

[0006] <u>Drawing 13</u> is memory array drawing of the ferroelectric storage which has a 1TR-1CAP mold cel. [0007] The memory array of <u>drawing 13</u> is making the so-called clinch bit line structure, and the plate electrode line for MA and MA' to drive a word line for plate electrode line, RWLA, and RWLA' to drive a bit line as for word line, BLA, and BLA', and for reference cell, WLA, and WLA' drive a reference cell in memory cell, MRA, and MRA', as for PLA among drawing, and for RPLA drive a reference cell and CL show the load carrying capacity of each bit line BLA and BLA', respectively. A memory cell MA is constituted by the selection transistor TA and the ferroelectric capacitor CA, and memory cell MA' is constituted by selection transistor TA' and ferroelectric capacitor CA'. A reference cell MRA and MRA' are prepared in order to carry out comparison read-out of the data of a memory cell MA and MA', in the case of a reference cell MRA, they are constituted by the selection transistor TRA and the ferroelectric capacitor CRA, and, in reference cell MRA', are constituted by selection transistor TRA' and ferroelectric capacitor CRA, and, in reference cell MRA', are constituted by selection transistor TRA' and ferroelectric capacitor CRA'.

[0008] In the ferroelectric storage which has the 1TR·1CAP mold cel of drawing 13 For example, data read out of a memory cell MA the comparison with reference cell MRA' connected to comparison bit line BLA' which carried out reading appearance and adjoined in the direction of a clinch of a bit line BLA performs "having" the data reading appearance of memory cell MA' carrying out "It is carried out by the comparison with the reference cell MRA connected to the comparison bit line BLA which adjoined in the direction of a clinch of read-out bit line BLA'. Moreover, in a reference cell MRA and MRA', capacitor

area or bias voltage is adjusted and optimal design is carried out so that it may be in an intermediate state in case reading appearance of the remanence charge of +Qr or -Qr is carried out in the hysteresis characteristic of <u>drawing 12</u> (a), respectively, therefore, in a 1TR-1CAP mold cel, reading appearance is carried out, the potential difference between the comparison bit lines by the cel carry out reading appearance and according to a bit line and a reference cell is alike with a sense amplifier SA, is amplified, and the judgment of data is made.

[0009]

[Problem(s) to be Solved by the Invention] By the way, it sets to the ferroelectric storage which has the 1TR-1CAP mold cel mentioned above. Although reservation of the DISUTABU prevention at the time of data writing and the margin of operation at the time of data read-out is easy since the memory cell consists of one selection transistor and one ferroelectric capacitor When a memory cell compares with other nonvolatile storages which consist of one component, for example, a flash memory, EPROM, etc., memory cell area becomes large and there is a problem that-izing cannot be carried out [large capacity]. [0010] This invention is made in view of this situation, and the object is in offering the ferroelectric storage in which high accumulation and large-capacity-izing are possible by constituting a memory cell only from one ferroelectric capacitor fundamentally in the ferroelectric storage which performs a data storage according to the direction of polarization of a ferroelectric capacitor.

[0011]

[Means for Solving the Problem] In order to attain the above-mentioned object, the ferroelectric storage of this invention Each main bit line wired in the shape of a train is connected to two or more subbit lines through a connecting means. The memory cell which changes from one ferroelectric capacitor to the grid location where the above-mentioned subbit line and two or more word lines wired by behavior cross, respectively is arranged. One electrode of others [ electrode / of each ferroelectric capacitor / one ] is connected to the above-mentioned subbit line at the above-mentioned word line, and one of the data of the 1st data of an opposite phase or the 2nd data are mutually memorized according to the direction of polarization of the above-mentioned dielectric capacitor.

[0012] Moreover, in the above-mentioned ferroelectric storage, the above-mentioned connecting means is an MOS mold semiconductor device, other one side is connected to the above-mentioned subbit line, a gate electrode is connected to a selector-gate line, and either the source electrode of the MOS mold semiconductor device concerned or a drain electrode connects the above-mentioned main bit line and a subbit line to the above-mentioned main bit line in actuation according to the applied voltage of the selector-gate line concerned.

[0013] Moreover, the writing of as opposed to a memory cell in the above-mentioned ferroelectric store of the 1st data Electrical-potential-difference impression is carried out in the direction in which the subbit line potential chosen from the word line potential to choose becomes high. Carry out by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric field direction, and the writing of the 2nd data to a memory cell An electrical potential difference is impressed in the direction in which the subbit line potential chosen from the word line potential to choose becomes low, and it carries out by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric field direction.

[0014] moreover, the reading appearance of receiving [ the above-mentioned ferroelectric store ]-memory cell data ·· carrying out ·· it connects with the subbit line which chooses the main bit line, the word line electrical potential difference to choose is changed, the polarization condition of a ferroelectric capacitor is changed, and data are judged by detecting change of the main bit line potential according to change of the polarization condition of the ferroelectric capacitor concerned.

[0015] Moreover, the above-mentioned ferroelectric store performs the re-writing of data to the memory cell concerned after read-out of the data to the above-mentioned memory cell.

[0016] moreover, the above mentioned ferroelectric store is performed to all memory cell packages connected to the word line in which the data to a memory cell carry out writing or reading appearance and, which re-writing chooses by having the sense amplifier of latching corresponding to each main bit line, carrying out reading appearance to the sense amplifier concerned, and latching data or write-in data. [0017] Moreover, the writing of the above mentioned data consists of an elimination step which writes the 1st data or 2nd data in a package to all the memory cells that stand in a row in the selected word line, and a write-in step which writes in the above mentioned opposite phase data after the above mentioned elimination step to the memory cell in which the above mentioned elimination data and the data of an opposite phase should be written in the above mentioned ferroelectric store.

[0018] Moreover, in the above-mentioned ferroelectric store, the writing of the above-mentioned data is performed in order for every word line by making into a unit all the word lines that intersect the subbit

line chosen by the selector gate line.

[0019] Moreover, in the above mentioned ferroelectric store, read out and the re-writing of the above mentioned data are performed in order for every word line by making into a unit all the word lines that intersect the subbit line chosen by the selector gate line.

[0020] Moreover, the manufacture approach of the ferroelectric store of this invention has the process which forms the lower layer capacitor electrode of each memory cell with the above-mentioned subbit line, the process which forms the ferroelectric capacitor insulator layer of each memory cell, the process which forms the above-mentioned word line so that the above-mentioned word line may be connected to the above-mentioned upper capacitor electrode for every memory cell, and the process which forms the above-mentioned main bit line. [0021] Moreover, in the above-mentioned manufacture approach, the above-mentioned lower layer capacitor electrode (the above-mentioned subbit line) is formed with the platinum of the 1st layer, or an oxide system ceramic ingredient. The above-mentioned ferroelectric capacitor insulator layer is formed with the oxide ferroelectric ingredient which makes the oxide ferroelectric ingredient or Bi system stratified perovskite structure which makes a perovskite structure. The above-mentioned upper capacitor electrode is formed with the platinum of the 2nd layer, or an oxide system ceramic ingredient. The above-mentioned word line is formed of the aluminum, its alloy, or bipolar membrane of the 1st layer, and the above-mentioned main bit line is formed of the aluminum, its alloy, or bipolar membrane of the 2nd layer.

[0022] According to the ferroelectric storage of this invention, since a memory cell consists of only one ferroelectric capacitor fundamentally, memory cell area becomes small, and high integration of it is attained, and it is suitable for large-capacity-izing.

[0023] Furthermore, a bit line (the main bit line) is divided into two or more subbit lines, the memory cell number which stands in a row in a bit line (the main bit line) at the time of data writing and data read-out since a memory cell is arranged in the grid location where the above-mentioned subbit line and two or more word lines wired by behavior cross is divided, and DISUTABU at the time of data writing is mitigated, and reservation of the margin at the time of data read-out becomes easy.

[0024] Moreover, connection control with the above-mentioned main bit line and a subbit line is possible by connecting the above-mentioned main bit line and a subbit line in actuation according to the applied voltage of a selector-gate line.

[0025] Moreover, the writing of the 1st data to a memory cell An electrical potential difference is impressed in the direction in which the subbit line potential chosen from the word line potential to choose becomes high. Carry out by making polarization of the ferroelectric capacitor carry out in the above mentioned impression electric field direction, and the writing of the 2nd data to a memory cell It is possible by impressing an electrical potential difference in the direction in which the subbit line potential chosen from the word line potential to choose becomes low, and making polarization of the ferroelectric capacitor carry out in the above mentioned impression electric field direction.

[0026] moreover, the reading appearance of data to a memory cell "carrying out" it is possible to judge data by connecting with the subbit line which chooses the main bit line, changing the word line electrical potential difference to choose, changing the polarization condition of a ferroelectric capacitor, and detecting change of the main bit line potential according to change of the polarization condition of the ferroelectric capacitor concerned.

[0027] moreover, it becomes recoverable [ data ], even if data carry out reading appearance and the content of data in a memory cell is sometimes destroyed by the data to the above mentioned memory cell carrying out reading appearance, and performing the re-writing of the data to the memory cell concerned behind.

[0028] moreover, since it is carried out to all memory cell packages connected to the word line in which the data to a memory cell carry out writing or reading appearance and, which re-writing chooses by having the sense amplifier of latching corresponding to each main bit line, carrying out reading appearance to the sense amplifier concerned, and latching data or write-in data, it becomes [ high-speed writing and high-speed read-out of data ] possible and is suitable.

[0029] Moreover, the elimination step which writes the 1st data or 2nd data in a package to all the memory cells that stand in a row in the word line with which the writing of the above-mentioned data was chosen, By constituting from a write-in step which writes in the above-mentioned opposite phase data after the above-mentioned elimination step to the memory cell in which the above-mentioned elimination data and the data of an opposite phase should be written It is possible to mitigate the DISUTABU electrical potential difference impressed to a non-choosing memory cell at the time of data writing.

[0030] Moreover, the writing of the above mentioned data can restrict the count of DISUTABU which

joins a non-choosing memory cell at the time of data writing by performing them in order for every word line, using as a unit all the word lines that intersect the subbit line chosen by the selector gate line.

[0031] Moreover, read-out and the re-writing of the above-mentioned data can restrict the count of DISUTABU which joins a non-choosing memory cell at the time of data re-writing by performing them in order for every word line, using as a unit all the word lines that intersect the subbit line chosen by the selector-gate line.

[0032] Moreover, according to the manufacture approach of the ferroelectric store of this invention, the lower layer capacitor electrode of each memory cell is formed by the subbit line, and, subsequently, the ferroelectric capacitor insulator layer of each memory cell is formed. And the upper capacitor electrode for every memory cell is formed, the above-mentioned word line is formed so that a word line may be connected to the upper capacitor electrode for every memory cell, and subsequently the main bit line is formed.

[0033] The above-mentioned lower layer capacitor electrode (the above-mentioned subbit line) is more specifically formed with the platinum of the 1st layer, or an oxide system ceramic ingredient. The above-mentioned ferroelectric capacitor insulator layer is formed with the oxide ferroelectric ingredient which makes the oxide ferroelectric ingredient or Bi system stratified perovskite structure which makes a perovskite structure. The above-mentioned upper capacitor electrode is formed with the platinum of the 2nd layer, or an oxide system ceramic ingredient. The above-mentioned word line is formed of the aluminum, its alloy, or bipolar membrane of the 1st layer, and the above-mentioned main bit line is formed of the aluminum, its alloy, or bipolar membrane of the 2nd layer. [0034]

[Embodiment of the Invention] <u>Drawing 1</u> is drawing showing the memory array in the ferroelectric storage concerning this invention.

[0035] memory array drawing of <u>drawing 1</u> ·· setting ·· two main bit line MBLN in drawing, and MBLN+1 receiving ·· respectively ·· one subbit line SBLN and SBLN+1 \*\*\*\* ·· although not illustrated ·· since this is expedient ·· it is ·· actual ·· each ·· the main bit line pair is carried out and two or more subbit lines are connected. Moreover, although the word line number which intersects a subbit line has become M among drawing, 4, 8, or about 16 are specifically suitable for it.

[0036] Setting to memory array drawing of <u>drawing 1</u>, WL1, WLm, and WLM are a word line, MBLN, and MBLN+1. The main bit line, SBLN, and SBLN+1 A subbit line, STN, and STN+1 The selection transistor which connects the main bit line and a subbit line in actuation according to actuation is shown, respectively, and it is the selection transistor STN and STN+1. It is controlled by the selector gate line SL. Each word lines WL1, WLm, and WLM, each \*\* bit line SBLN, and SBLN+1 One ferroelectric capacitors C1 and N which make a memory cell at a crossing, respectively, Cm, N, CM, N, C1, N+1, Cm, N+1, CM, and N+1 The electrode of another side is connected to the word line corresponding to the subbit line with which the electrode which is one side, respectively corresponds.

[0037] Moreover, Transistor PCTN and PCTN+1 By precharge signal phiPC, it is main bit line MBLN and MBLN+1. It is a transistor for precharging on the precharge electrical potential difference VPC, and is Transistor CTN and CTN+1. By column selection signal phiC, it is main bit line MBLN and MBLN+1. It is a transistor for connecting with each sense amplifier. A sense amplifier SAN and SAN+1 It is main bit line MBLN and MBLN+1, respectively. It is the connected sense amplifier, and activates by sense enable signal phiSE, a sense amplifier SAN senses the potential difference between the node potential VN and the comparison potential VRN, and it is sense amplifier SAN+1. Node potential VN+1 And comparison potential VRN+1 The potential difference of a between is sensed.

[0038] Drawing 2 is pattern layout drawing in memory array drawing of drawing 1. Moreover, drawing 3 is the device structure sectional view at which it looked from A-A' in pattern layout drawing of drawing 2. [0039] Setting in pattern layout drawing of drawing 2, and the drawing 3 device structure sectional view, for LOCOS isolation and 3, gate oxide and 4 are [1/a silicon substrate and 2] the selection transistor STN and STN+1. They are the source / drain n+ diffusion layer field. 5 is the selector gate line SL and is usual polish recon or a usual polycide gate electrode. 6 ·· subbit line SBLN and SBLN+1 it is ·· moreover, it is also a ferroelectric capacitor lower electrode, and is specifically formed in a layer [1st] platinum layer, the ferroelectric ingredient 3 which 7 is a ferroelectric capacitor insulator layer and specifically has a hysteresis characteristic, for example, PbZrTiO, and BiSr2 Ta 2O9 etc. ·· it is formed. 8 is each ferroelectric capacitors C1, N, Cm, and N, CM, N, C1, N+1, Cm, N+1, CM, and N+1. It is an up electrode and is specifically formed in a layer [2nd] platinum layer. 9 is an interlayer insulation film under the 1st layer aluminum wiring, and is usual CVD silicon oxide.

[0040] 10a, 10b, 10c, and 10d are the contact holes under the 1st layer aluminum wiring, and contact holes 10a and 10d are, respectively for contact hole 10b to connect the 1st layer aluminum wiring and a

layer [1st] platinum layer, and for contact hole 10c connect the 1st layer aluminum wiring and a layer [2nd] platinum layer for the 1st layer aluminum wiring and N+ diffusion layer field. 11a, 11b, and 11c are the 1st layer aluminum wiring, and 1st layer aluminum wiring 11a constitutes a pad aluminum layer for 1st layer aluminum wiring 11b to connect a word line WL1, WLm, and WLM, and for 1st layer aluminum wiring 11c connect n+ diffusion layer field with the 2nd layer aluminum wiring for bridge wiring of a subbit line. 12 is an interlayer insulation film under the 2nd layer aluminum wiring, and is usual CVD silicon oxide. 13 is a contact hole under the 2nd layer aluminum wiring, and connects the 2nd layer aluminum wiring and the 1st layer aluminum wiring. 14 is the 2nd layer aluminum wiring and constitutes main bit line MBLN and MBLN+1.

[0041] Next, in memory array drawing of  $\frac{drawing 1}{drawing 1}$ , the 1st operation gestalt in the case of performing the data writing to a memory cell is explained in order, referring to timing chart drawing of  $\frac{drawing 4}{drawing 6}$ , and the hysteresis characteristic of  $\frac{drawing 6}{drawing 6}$ .

[0042] Timing-chart drawing of drawing 4 is a word line WLm and subbit line SBLN, and SBLN+1. It chooses and they are the ferroelectric capacitors (memory cell) Cm and N. It is the 1st data (following 1 data) Cm and N+1 It is a timing chart in the case of writing in the 2nd data (following 0 data). In this case, the writing of one data to a memory cell impresses an electrical potential difference in the direction in which the subbit line potential chosen from the word line potential to choose becomes high, and is performed by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric field direction. Moreover, the writing of zero data to a memory cell impresses an electrical potential difference in the direction in which the subbit line potential chosen from the word line potential to choose becomes low, and is performed by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric field direction.

[0043] First, they are memory cells Cm and N at time of day t1. To supply voltage VCC (3.3V), it is connected main bit line MBLN A memory cell Cm and N+1 Main bit line MBLNs+1 connected It is set as a touch-down electrical potential difference (0V).

[0044] Next, it is the selector-gate line SL to 0V to 5V at time of day t2 Memory cells Cm and N, Cm, and N+1 Word line WL1 -WLM that the connected selection word line WLm is not chosen as supply voltage VCC (3.3V) other than WLm is set as VCC (1/2) (1.65V). Consequently, the ferroelectric capacitor Cm of the memory cell which should write in zero data, and N+1 will move to the condition of D point by time of day t3 in the hysteresis characteristic shown in drawing 6, and the writing of zero data will be completed. [0045] Next, the selection word line WLm is brought down on a touch down electrical potential difference (0V) at time of day t3. Consequently, ferroelectric capacitors Cm and N of the memory cell which should write in one data In the hysteresis characteristic shown in drawing 6, it will move to the condition of C point by time of day t4, and the writing of one data will be completed. At time of day t4, it is all main bit line MBLN(s) and MBLN+1 to the last. After bringing down to 0V, write in actuation is completed by bringing down the selector-gate line SL and all word line WL1 ·WLM(s) on a touch down electrical potential difference (0V).

[0046] In addition, word line WL1 -WLM of not choosing during a data write-in period and other than WLm is the ferroelectric capacitors Cm and N connected to the selected subbit line although set as VCC (1/2) (1.65V) consequently, Cm, and N+1. The DISUTABU electrical potential difference of VCC (1/2) (1.65V) will be impressed to the memory cell of not choosing [ of an except ]. That this DISUTABU electrical potential difference poses a problem is the case where the above-mentioned DISUTABU electrical potential difference is added in the content of data currently recorded on the non-choosing memory cell, and the direction in which reverse data are written in.

[0047] For example, when one data is recorded on the non-choosing memory cell, as a result of impressing a DISUTABU electrical potential difference, in the hysteresis characteristic shown in <u>drawing 6</u>, the polarization condition of a ferroelectric capacitor changes from an A point to A1 point. Moreover, when zero data is recorded on the non-choosing memory cell, as a result of impressing a DISUTABU electrical potential difference, in the hysteresis characteristic of <u>drawing 6</u>, the polarization condition of a ferroelectric capacitor changes from a B point to B1 point. However, data are not reversed and DISUTABU to a non-choosing memory cell does not pose a problem, when one data is recorded on the non-choosing memory cell unless a polarization condition changes from an A point to A3 point, and unless a polarization condition changes from a B point to B3 point when zero data is recorded on the non-choosing memory cell.

[0048] Next, in memory array drawing of  $\underline{\text{drawing 1}}$ , the 2nd operation gestalt in the case of performing the data writing to a memory cell is explained in order, referring to timing chart drawing of  $\underline{\text{drawing 5}}$ , and the hysteresis characteristic of  $\underline{\text{drawing 6}}$ . The DISUTABU electrical potential difference (1/2) which joins a non-choosing memory cell at the time of data writing has an advantage over the 1st example of

drawing 4 of this 2nd operation \*\*\*\*\* in VCC (1.65V) (1/3) to VCC (1.1V), and a mitigable point.

[0049] It is a word line WLm and subbit line SBLN, and SBLN+1 similarly [in drawing 5]. It chooses and they are the ferroelectric capacitors (memory cell) Cm and N. It is one data Cm and N+1 It is a timing chart in the case of writing in zero data. The elimination step which writes in zero data (or one data is sufficient) to all the memory cells that were connected to the selected word line unlike the case of the 1st operation gestalt of drawing 4 in the case of the 2nd operation gestalt of drawing 5, A data write in approach is constituted by two steps of steps of the write in step which writes in the above mentioned opposite phase data after an elimination step to the memory cell in which the above mentioned elimination data and the data of an opposite phase should be written.

[0050] In this case, data elimination (writing of zero data) to a memory cell impresses an electrical potential difference in the direction in which the subbit line potential chosen from the word line potential to choose becomes low, and is performed by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric-field direction. Moreover, the writing of opposite phase data (one data) to a memory cell impresses an electrical potential difference in the direction in which the subbit line potential chosen from the word line potential to choose becomes high, and is performed by making polarization of the ferroelectric capacitor carry out in the above-mentioned impression electric-field direction.

[0051] First, at time of day t1, all main bit line MBLN(s) and MBLN+1 are set as a touch-down electrical potential difference (0V), then the selection word line WLm is set as 5V from 0V, and the word lines WL1-WLM of all not choosing it as supply voltage VCC (3.3V) other than WLm are set as a touch-down electrical potential difference (0V) for the selector-gate line SL. Consequently, the ferroelectric capacitors Cm and N of all the memory cells that stand in a row in the selection word line WLm, Cm, and N+1 In the hysteresis characteristic shown in drawing 6, it will move to the condition of D point by time of day t2, and elimination (writing of zero data) will be completed.

[0052] Next, the selector-gate line SL and the selection word line WLm are brought down on a touch-down electrical potential difference (0V) at time of day t2. Then, memory cells Cm and N which should write in opposite phase data (one data) Connected main bit line MBLN to supply voltage VCC (3.3V) the memory cell Cm good with elimination data (zero data), and N+1 it connected "main" bit line MBLN+1 (1/3) is set as VCC (1.1V). Next, at time of day t3, the selection word line WLm is set as 5V, and the word lines WL1-WLM (2/3) of all not choosing it as a touch-down electrical potential difference (0V) other than WLm are set as VCC (2.2V) for the selector-gate line SL. Consequently, ferroelectric capacitors Cm and N of the memory cell which should write in opposite phase data (one data) In the hysteresis characteristic shown in drawing 6, it will move to the condition of D point to C point by time of day t4, and the writing of opposite phase data will be completed. Finally, at time of day t4, after setting all main bit line MBLN(s) and MBLN+1 (1/3) as VCC (1.1V), write-in actuation is completed by bringing down the selector-gate line SL and all the word lines WL1-WLM on a touch-down electrical potential difference (0V).

[0053] In addition, Cm and N which stand in a row in the selected subbit line although set as the word line WL1 of not choosing other than WLm · WLM (2/3) VCC (2.2V), during the write-in period of opposite phase data consequently, Cm, and N+1 The DISUTABU electrical potential difference of VCC (1.1V) will be impressed to the non-choosing memory cell (1/3) of an except. That this DISUTABU electrical potential difference poses a problem is the case where the above mentioned DISUTABU electrical potential difference is added in the content of data currently recorded on the non-choosing memory cell, and the direction in which reverse data are written in.

[0054] For example, when one data is recorded on the non-choosing memory cell, as a result of impressing a DISUTABU electrical potential difference, in the hysteresis characteristic shown in drawing 6, the polarization condition of a ferroelectric capacitor changes from an A point to A2 point. Moreover, when zero data is recorded on the non-choosing memory cell, as a result of impressing a DISUTABU electrical potential difference, in the hysteresis characteristic shown in drawing 6, the polarization condition of a ferroelectric capacitor changes from a B point to B-2 point. However, in the case of the 2nd operation gestalt of drawing 5, as compared with the case of the 1st operation gestalt of drawing 4, the hysteresis characteristic of drawing 6 shows that DISUTABU to a non-choosing memory cell is substantially mitigable. Therefore, when one data is recorded on the non-choosing memory cell, and zero data is recorded on the non-choosing memory cell from the A point to A3 point, a polarization condition changes from a B point to B3 point, and data cannot be reversed.

[0055] In addition, although package data writing is performed to the memory cell with which the case of the 1st operation gestalt of <u>drawing 4</u> and the case of the 2nd operation gestalt of <u>drawing 5</u> are connected in one word line to choose, data writing may be performed in order for every word line by making into a unit all the word lines that intersect the subbit line chosen by the selector gate line in the unit of data

writing. For example, what is necessary is just to carry out data writing to WL1, WL2, "WLM and sequence in the case of the 1st operation gestalt of <u>drawing 4</u>, and the 2nd operation gestalt of <u>drawing 5</u>, using word lines WL1-WLM as one unit for data writing. Such data writing of a block unit enables it to restrict the count of DISUTABU which a non-choosing memory cell receives at the time of data writing to the maximum (M·1) time, and it is suitable from a viewpoint of DISUTABU prevention.

[0056] Then, the 1st example in the case of reading the data to a memory cell in memory array drawing of  $\frac{drawing 1}{drawing 1}$  is explained in order, referring to timing chart drawing of  $\frac{drawing 7}{drawing 9}$ , and the hysterics RISHISU property of  $\frac{drawing 9}{drawing 9}$ .

[0057] Timing-chart drawing of drawing 7 is a word line WLm and subbit line SBLN, and SBLN+1. It chooses and they are the ferroelectric capacitors (memory cell) Cm and N. One data currently recorded and Cm, and N+1 Zero data currently recorded is read and they are after that, and Cm and N. One data and Cm, and N+1 It is a timing chart in the case of performing the re-writing of zero data. in this case, the reading appearance of data to a memory cell -- carrying out -- data are judged by connecting with the subbit line which chooses the main bit line, changing the word line electrical potential difference to choose, changing the polarization condition of a ferroelectric capacitor, and detecting change of the main bit line potential according to change of the polarization condition of the ferroelectric capacitor concerned. Moreover, the re-writing of data to a memory cell is the same as that of the case in the 1st operation gestalt of the data write-in approach of drawing 4.

[0058] First, it is main bit line MBLN and MBLN+1 by time of day t2 by starting supply voltage VCC (3.3V) and column selection-signal phiC for precharge signal phiPC to 5V at time of day t1. It precharges on the precharge electrical potential difference VPC (0V), and is main bit line MBLN and MBLN+1. The node VN of each sense amplifier, and V N+1 It connects.

[0059] To a degree At time of day t2, precharge signal phiPC is brought down to 0V, and it is main bit line MBLN and MBLN+1. After carrying out floating, it is the selector-gate line SL to 0V to 5V The read-out memory cells Cm and N, Cm, and N+1 The connected selection word line WLm is started from 0V to supply voltage VCC (3.3V). Consequently, the ferroelectric capacitors Cm and N of all the memory cells that stand in a row in the selection word line WLm, Cm, and N+1 It changes to the polarization condition that zero data was written in.

[0060] For this reason, memory cells Cm and N on which one data was recorded A polarization condition is reversed, and potential change \*\*[ of main bit line MBLN ] V (+) is large, and is expressed with a degree type (1). Moreover, Cm of the memory cell by which 0 data logging was carried out and N+1 A polarization condition does not change but it is main bit line MBLNs+1. Potential change \*\*V (-) is small and is expressed with a degree type (2).

\*\*V (+) =VCC- [C (+)/{(M-1) -C(-)+C(+)+CBL}]

-- (1)

\*\*V (-) =VCC- [C (-)/{M-C(-)+CBL}] -- (2)

In addition, in (1) type and (2) types, C (+) is capacity in case the polarization condition of a memory cell is reversed, C (-) is capacity in case the polarization condition of a memory cell is not reversed, and CBL is bit line capacity. Moreover, M is a word line number which stands in a row in a subbit line, and carries out to eight in this case, and supply voltage VCC is set to 3.3V. In the case of a general memory cell, it is C(+) \*\*. Since it is 500fF, C(-) \*\*100fF, and CBL\*\*1000fF extent, \*\*V (+) and \*\*V (-) are following extent from (1) type and (2) types.

\*\*V(+) =0.75 V\*\*V(·) =0.18V[0061] The above thing can be illustrated and explained also in the hysteresis characteristic of drawing 9. the ferroelectric capacitor Cm of a memory cell with which one data was recorded and N+1 it is - a case - an A point - it moves to the condition of E points from a condition, and is reversed in the polarization condition of zero data. [ that is, ] And Cm and N which are connected to subbit line SBLN The non-choosing memory cells C1 and N of an except - CM, and N Although it moves to the condition of G points from the condition of an A point when it is the memory cell on which one data was recorded, and it moves to the condition of I points from the condition of a B point when it is the memory cell on which zero data was recorded, the condition of a basis is held as it is.

[0062] the ferroelectric capacitor Cm of a memory cell with which zero data was recorded and N+1 it is - a case - a B point - although it moves to the condition of F points from a condition, the polarization condition of zero data does not change. [moreover, ] and - secondary - Cm connected to bit line SBLN+1, and N+1 The non-choosing memory cell C1 of an except, N+1 - CM, and N+1 Although it moves to the condition of H points from the condition of an A point when it is the memory cell on which one data was recorded, and it moves to the condition of J point from the condition of a B point when it is the memory cell on which zero data was recorded, the data condition of a basis is held as it is. In addition, in the hysteresis characteristic shown in drawing 9, the straight-line inclination of alternate long and short

dash line A-E expresses the capacity C (·) in case the polarization condition mentioned above is reversed, and the straight-line inclination of alternate long and short dash line B-F expresses the capacity C (·) in case the polarization condition mentioned above is not reversed.

[0063] Next, at time of day t3, the sense amplifier SAN connected to each main bit line and SAN+1 are activated by bringing down the selector-gate line SL next, bringing down the selection word line WLm to 0V, and starting sense enable signal phiSE to supply voltage VCC (3.3V) at time of day t4. Consequently, a sense amplifier SAN senses the potential difference of the potential change \*\*V (+) and the (node potential VN) of main bit line MBLN, and the comparison potential VRN which were mentioned above, and sense amplifier SAN+1 senses the potential difference of potential change \*\*[ of main bit line MBLNs+1 ] V (-), (node potential VN+1), and comparison potential VRN+1.

[0064] the variation of the main bit line potential expected in each comparison potential VRN and all of VRN+1 here, \*\*V(+) =0.75V, and \*\*V(-) =0.18V -- it is about set as about mean value VRN-VRN+1=0.46V. Consequently, in a sense amplifier SAN, they are the read-out memory cells Cm and N. One data currently recorded by time of day to A sense latch is carried out and the potential of main bit line MBLN is set as supply voltage VCC (3.3V). To sense amplifier SAN+1 The read-out memory cell Cm and N+1 The sense latch of the zero data currently recorded is carried out, and the potential of main bit line MBLNs+1 is set as a touch-down electrical potential difference (0V).

[0065] Now, it is the read-out memory cells Cm and N from time of day t5, Cm, and N+1. The receiving re-writing of data requires.

[0066] First, it is the selector gate line SL to 0V to 5V at time of day t5 Memory cells Cm and N, Cm, and N+1 The word lines WL1-WLM (1/2) of all not choosing it as supply voltage VCC (3.3V) other than WLm are set as VCC (1.65V) for the connected selection word line WLm. Consequently, the ferroelectric capacitor Cm of the memory cell which should write in zero data, and N+1 will move to the condition of D point by time of day t6 in the hysteresis characteristic of drawing 9, and the re-writing of zero data will be completed.

[0067] Next, at time of day t6, the selection word line WLm is brought down on a touch down electrical potential difference (0V). Consequently, ferroelectric capacitors Cm and N of the memory cell which should write in one data In the hysteresis characteristic shown in <u>drawing 9</u>, it will move to the condition of C point by time of day t7, and the re-writing of one data will be completed. After separating main bit line MBLN and MBLN+1 from the node VN of each sense amplifier, and VN+1 by bringing down column selection signal phiC to 0V at time of day t7 finally, all main bit line MBLN(s) and MBLN+1 are precharged on the precharge electrical potential difference VPC (0V) by starting precharge signal phiPC to supply voltage VCC (3.3V). Then, write in actuation is completed by bringing down the selector gate line SL and all the word lines WL1-WLM to touch down supply voltage (0V).

[0068] In addition, Cm and N which stand in a row in the selected subbit line although set as the word line WL1 of not choosing other than WLm · WLM (1/2) VCC (1.65V), during a data re-write-in period consequently, Cm, and N+1 The DISUTABU electrical potential difference of VCC (1.65V) will be impressed to the non-choosing memory cell (1/2) of an except. This is the same as that of the case of the 1st operation gestalt of the data writing explained by drawing 4.

[0069] Next, in memory array drawing of <u>drawing 1</u>, the 2nd operation gestalt in the case of reading the data to a memory cell is explained in order, referring to timing chart drawing of <u>drawing 8</u>, and the hysteresis characteristic of <u>drawing 9</u>. The DISUTABU electrical potential difference (1/2) which joins a non-choosing memory cell at the time of data writing has an advantage over the 1st operation gestalt of <u>drawing 7</u> of this 2nd operation gestalt in a point mitigable from VCC (1.65V) (1/3) to VCC (1.1V).

[0070] They are memory cells Cm and N similarly [ in <u>drawing 8</u> / of <u>drawing 7</u> ]. One data currently recorded and Cm, and N+1 Zero data currently recorded is read and they are after that, and Cm and N. One data and Cm, and N+1 It is a timing chart in the case of performing the re-writing of zero data. In this case, read-out of data to a memory cell is the same as that of the case in the 1st operation \*\*\*\*\*\* of the data read-out approach of <u>drawing 7</u>. Moreover, the re-writing of data to a memory cell is the same as that of the case in the 2nd operation gestalt of the data write-in approach of <u>drawing 5</u>.

[0071] First, by starting supply voltage VCC (3.3V) and the column selection signal phi for precharge signal phiPC to 5V, by time of day t2, main bit line MBLN and MBLN+1 are precharged on the precharge electrical potential difference VPC (0V), and main bit line MBLN and MBLN+1 will be connected to the node VN of each sense amplifier, and VN+1 at time of day t1.

[0072] Next, after bringing down precharge signal phiPC to 0V and making main bit line MBLN and MBLN+1 into floating at time of day t2, the selector gate line SL is read to 5V from 0V, and it is memory cells Cm and N, Cm, and N+1. The connected selection word line WLm is started from 0V to supply voltage VCC (3.3V). Consequently, the ferroelectric capacitors Cm and N of all the memory cells that

stand in a row in the selection word line WLm, Cm, and N+1 It changes to the polarization condition that zero data was written in.

[0073] For this reason, memory cells Cm and N on which one data was recorded A polarization condition is reversed and \*\*V(+) =0.75V are expected that potential change \*\*[ of main bit line MBLN ] V (+) was large, and the 1st operation gestalt of  $\underline{drawing 7}$  explained, the memory cell Cm by which 0 data logging was carried out and N+1 a polarization condition ·· not reversed ·· main ·· potential change \*\*[ of bit line MBLN+1 ] V (-) is small, and as the operation gestalt explained by the 1st of  $\underline{drawing 7}$ , \*\*V(-) =0.18V are expected. [ moreover, ]

[0074] Also in the hysteresis characteristic shown in <u>drawing 9</u>, it is the same as that of the case of the 1st operation gestalt of <u>drawing 7</u> that it can illustrate and explain of the above thing.

[0075] Next, at time of day t3, the sense amplifier SAN connected to each main bit line and SAN+1 are activated by bringing down the selector-gate line SL next, bringing down the selector-gate line WLm to 0V, and starting sense enable signal phiSE to supply voltage VCC (3.3V) at time of day t4. Consequently, by time of day t5, the sense latch of the one data is carried out to a sense amplifier SAN, and the potential of main bit line MBLN will be set as supply voltage VCC (3.3V). Moreover, the sense latch of the zero data is carried out sense amplifier SAN+1, and the potential of main bit line MBLNs+1 is set as a touch-down electrical potential difference (0V).

[0076] Now, it is the read-out memory cells Cm and N from time of day t5, Cm, and N+1. The receiving re-writing of data requires.

[0077] First, after separating main bit line MBLN and MBLN+1 from the node VN of each sense amplifier, and VN+1 by bringing down column selection-signal phiC to 0V at time of day t5, all main bit line MBLN(s) and MBLN+1 are precharged on the precharge electrical potential difference VPC (0V) by starting precharge signal phiPC to supply voltage VCC (3.3V). Then, the selection word line WLm is set as 5V from 0V, and the word lines WL1-WLM of all not choosing it as supply voltage VCC (3.3V) other than WLm are set as a touch-down electrical potential difference (0V) for the selector-gate line SL. Consequently, the ferroelectric capacitors Cm and N of all the memory cells that stand in a row in the selection word line WLm, Cm, and N+1 In the hysteresis characteristic of drawing 9, it will move to the condition of D point by time of day t6, and elimination (writing of zero data) will be completed.

[0078] Next, the selector-gate line SL and the selection word line WLm are brought down on a touch-down electrical potential difference (0V) at time of day t6. Next, a low side is switched [ the power source of a sense amplifier system ] for a high side to VCC (1.1V) from a touch-down electrical potential difference (0V) (1/3) with supply voltage VCC (3.3V). next, column selection-signal phiC ·· 5V ·· rising ·· again ·· the potential of main bit line MBLN ·· a sense amplifier SAN ·· supply voltage VCC (3.3V) ·· main ·· the potential of bit line MBLN+1 is set as VCC (1.1V) by sense amplifier SAN+1 (1/3). Next, at time of day t7, the selection word line WLm is set as 5V, and the word lines WL1-WLM (2/3) of all not choosing it as a touch-down electrical potential difference (0V) other than WLm are set as VCC (2.2V) for the selector-gate line SL.

[0079] Consequently, memory cells Cm and N which should write in opposite phase data (one data) In the hysteresis characteristic of drawing 9, it moves to the condition of D point to C point till time of day t8, and the re-writing of opposite phase data is completed. After separating main bit line MBLN and MBLN+1 from the node VN of each sense amplifier, and VN+1 by bringing down column selection-signal phiC to 0V at time of day t8 finally, all main bit line MBLN(s) and MBLN+1 are precharged on the precharge electrical potential difference VPC (1/3) (VCC (1.1V)) by starting precharge signal phiPC to supply voltage VCC (3.3V). Then, re-write-in actuation is completed by bringing down the selector-gate line SL and all WORD selections WL1-WLM on a touch-down electrical potential difference (0V).

[0080] In addition, Cm and N which stand in a row in the selected subbit line although set as the word line WL1 of not choosing other than WLm · WLM (2/3) VCC (2.2V), during the re-write-in period of opposite phase data consequently, Cm, and N+1 The DISUTABU electrical potential difference of VCC (1.1V) will be impressed to the non-choosing memory cell (1/3) of an except. This is the same as that of the 2nd operation gestalt of the data writing explained by drawing 5, and DISUTABU to a non-choosing memory cell can be substantially mitigated as compared with the example of data read-out of the 1st operation gestalt of drawing 7.

[0081] Moreover, although read out and the re-writing of data are performed to the package to the memory cell with which the case of the 1st operation gestalt of <u>drawing 7</u> and the case of the 2nd operation gestalt of <u>drawing 8</u> are connected in one word line to choose Read out and the re-writing of data may be performed in order for every word line by making into a unit all the word lines that intersect the subbit line chosen by the selector gate line in the unit of read out of data and re-writing. For example, what is necessary is just to carry out read out and the re-writing of data to WL1, WL2, ..., WLM, and

sequence in the case of the 1st operation gestalt of <u>drawing 7</u>, and the 2nd operation gestalt of <u>drawing 8</u>, using word lines WL1-WLM as one unit for read-out and the re-writing of data. the data of such a block unit carry out reading appearance, and re-writing enables it to restrict the count of DISUTABU which a non-choosing memory cell receives at the time of data re-writing to the maximum (M-1) time, and it is suitable from a viewpoint of DISUTABU prevention.

[0082] <u>Drawing 10</u> is drawing showing the example of a sense amplifier SAN and the concrete circuit diagram of SAN+1 in memory array drawing of  $\frac{1}{2}$ .

[0083] In the sense amplifier of <u>drawing 10</u>, the inverter circuit of the complementation constituted by the p channel MOS (calling it PMOS hereafter and being) transistor TP 1, the n channel MOS (calling it NMOS hereafter and being) transistor TN1 and the PMOS transistor TP 2, and the NMOS transistor TN2 constitutes a latch circuit. Moreover, this latch circuit amplifies and latches the potential difference between nodes with nodes N1 and N2 by activating the PMOS transistor TP 3 and the NMOS transistor TN3 in response to sense enable signal phiSE.

[0084] It becomes possible by corresponding for every main bit line and having a latching sense amplifier as shown in <u>drawing 10</u> to read to the sense amplifier concerned and to latch data or write in data. consequently, as the example of <u>drawing 4</u>, <u>drawing 5</u>, <u>drawing 7</u>, and <u>drawing 8</u> showed, it can carry out to all memory cell packages that stand in a row in the word line in which the data corresponding to a memory cell carry out writing or reading appearance and, which re-writing chooses.

[0085] Next, the example of a process flow for manufacturing the ferroelectric storage of this invention is explained.

[0086] <u>Drawing 11</u> (a) · <u>drawing 11</u> (e) are drawings having shown the process flow until it reaches the device structure sectional view of <u>drawing 3</u>.

[0087] First, it is the same as that of the usual CMOS process until it forms the source / drain n+ diffusion layer field 4 by the ion implantation, after forming the LOCOS component isolation region 2 and gate oxide 3 in silicon substrate top 1 and forming polish recon or the polycide gate electrode 5 in it, as shown in drawing 11 (a).

[0088] next, it is shown in drawing 11 (b) -- as -- a layer [1st] platinum layer -- for example, the method of a spatter etc. -- about -200nm -- forming -- further -- ferroelectric thin films (for example, PbZrTiO3, BiSr2 Ta 2O9, etc.) -- the method of a spatter etc. -- about 200nm is formed. Next, etching processing of an above-mentioned layer [1st] platinum layer and the strong dielectric thin object is simultaneously carried out by the RIE method etc., and the ferroelectric capacitor lower electrode 6 and the ferroelectric capacitor insulator layer 7 are formed.

[0089] next, it is shown in <u>drawing 11</u> (c) -- as -- a layer [2nd] platinum layer -- for example, a spatter etc. - about 200nm is formed, after that, by the RIE method etc., etching processing is carried out and the ferroelectric capacitor up electrode 8 is formed.

[0090] Next, contact holes 10a, 10b, 10c, and 10d are formed, as shown in <u>drawing 11</u> (d), after forming an interlayer insulation film (SiO2 film) 9 with a CVD method, after that, a layer [1st] aluminum layer is formed in a spatter, etching processing is carried out further and bridge wiring 11a of a subbit line, word line 11b, and pad aluminum layer 11c are formed.

[0091] Finally, as shown in <u>drawing 11</u> (e), after forming an interlayer insulation film (SiO2 film) 9 with a CVD method, a contact hole 13 is formed, a layer [2nd] aluminum layer is formed in a spatter after that, etching processing is carried out further, and the main bit line 14 is formed. The device structure sectional view of <u>drawing 3</u> is reached as a result of the above process flow.

[0092]

[Effect of the Invention] As explained above, according to the ferroelectric store of this invention, each main bit line wired in the shape of a train is connected to two or more subbit lines through a connecting means, and the memory cell which changes from one ferroelectric capacitor to the grid location where the above-mentioned subbit line and two or more word lines wired by behavior cross, respectively is arranged. Consequently, to the memory cell which consists of one ferroelectric capacitor fundamentally, the writing of data and read-out become possible, and the ferroelectric storage in which high accumulation and large-capacity-izing are possible can be offered.

Brief Description of the Drawings

[Drawing 1] It is drawing showing the memory array of the ferroelectric storage concerning this invention. [Drawing 2] It is drawing showing the pattern layout in memory array drawing of drawing 1.

[Drawing 3] It sets to pattern layout drawing of drawing 2, and is A·A'. It is drawing showing the device structure section at which it looked from the direction.

[Drawing 4] In memory array drawing of drawing 1, it is drawing showing the timing chart in the case of the 1st operation gestalt which writes in data.

[Drawing 5] In memory array drawing of drawing 1, it is drawing showing the timing chart in the case of the 2nd operation gestalt which writes in data.

[Drawing 6] It is drawing showing the hysteresis characteristic of the ferroelectric capacitor for explaining the 1st data write-in implementation gestalt of drawing 4, and the 2nd data write-in implementation gestalt of \*\*\*\*5.

[Drawing 7] In memory array drawing of <u>drawing 1</u>, it is drawing showing the timing chart in the case of the 1st operation gestalt which reads data.

[Drawing 8] In memory array drawing of <u>drawing 1</u>, it is drawing showing the timing chart in the case of the 2nd operation gestalt which reads data.

[Drawing 9] It is drawing showing the hysteresis characteristic of the ferroelectric capacitor for explaining the 1st data read out implementation gestalt of drawing 7, and the read out implementation gestalt of the 2nd data of drawing 8.

[Drawing 10] It is drawing showing the concrete circuit of a sense amplifier.

[Drawing 11] It is drawing showing the process flow of the ferroelectric storage concerning this invention.

[Drawing 12] It is drawing showing the hysteresis characteristic and the capacitor condition that the 1st data of an opposite phase and the 2nd data of each other were written in of a ferroelectric capacitor.

[Drawing 13] It is drawing showing the memory array of ferroelectric storage which has a 1TR-1CAP mold cel.

[Description of Notations]

WL1-WLM .. Word line

SL -- Selector-gate line

phiC - Column selection signal

phiPC ·· Precharge signal

phiSE - Sense enable signal

C1, N-CM, N and C1, N+1 · CM, and N+1 · Memory cell (ferroelectric capacitor)

STN, STN+1 - Selection transistor

CTN, CTN+1 - Precharge selection transistor

PCTN, PCTN+1 -- Column selection transistor

SAN, SAN+1 ·· Sense amplifier

MBLN, MBLN+1 ·· Main bit line

SBLN, SBLN+1 .. Subbit line

VPC ·· Precharge electrical potential difference

VRN, VRN+1 ·· Comparison potential

VN, VN+1 - Node potential

- 1 ·· Silicon Substrate
- 2 -- LOCOS Isolation
- 3 ·· Gate Oxide
- 4 -- Source / Drain N+ Diffusion Layer Field
- 5 Polish Recon or Polycide Gate Electrode
- 6 Ferroelectric Capacitor Lower Electrode
- 7 ·· Ferroelectric Capacitor Insulator Layer
- 8 Ferroelectric Capacitor Up Electrode
- 9 Interlayer Insulation Film under 1st Layer Aluminum Wiring

10a, 10b, 10c, 10d. Contact hole under the 1st layer aluminum wiring

11a, 11b, 11c. The 1st layer aluminum wiring

12 - Interlayer Insulation Film under 2nd Layer Aluminum Wiring

13 ·· Contact Hole under 2nd Layer Aluminum Wiring

14 · · 2nd Layer Aluminum Wiring

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-116107

(43)公開日 平成9年(1997)5月2日


(51) Int.Cl. <sup>8</sup>		識別記号	庁内整理番号	FΙ					技術表示箇所
H01L	27/10	451		H0	1L 2	27/10		451	
G11C	11/22			G 1	1 C	11/22			
	14/00					11/34		352A	
H01L	27/108			H0	1L 2	27/10		651	
	21/8242				29/78			371	
			審査請求	未請求	甜求 <sup>J</sup>	頃の数11	OL	(全 15 頁)	最終頁に続く
(21)出願番号	<del>}</del>	特願平7-267274		(71)	人颠出	000002		<u></u>	
(22)出顧日		平成7年(1995)10月	16日					一 北品川6丁目	7番35号
				(72)	発明者				
				·			品川区	北岛川6丁目	7番35号 ソニ
						一株式	会社内		
				(74)	人野升	弁理士	佐藤	隆久	

#### (54) 【発明の名称】 強誘電体記憶装置およびその製造方法

#### (57)【要約】

【課題】 メモリセルが1個の強誘電体キャパシタだけ で構成された大容量かつ高集積可能な強誘電体記憶装置 を実現する。

【解決手段】 列状に配線されたそれぞれの主ビット線 MBLN、MBLN+1が、選択トランジスタSTN、STN+1を介して、複数の副ビット線の中から任意の 副ビット線SBLN、SBLN+1に接続され、上記副 ビット線と行状に配線された複数のワード線WL1~WLMが交差する格子位置にそれぞれ1個の強誘電体キャパシタよりなるメモリーセルC1,N~C1,N+1 が配置され、上記強誘電体キャパシタの一方の電極が上記副ビット線に、他の一方の電極が上記ワード線に他の一方の電極が上記ワード線に



【特許請求の範囲】

【請求項1】 列状に配線されたそれぞれの主ビット線が接続手段を介して複数の副ビット線に接続され、

上記副ビット線と行状に配線された複数のワード線が交差する格子位置にそれぞれ1個の強誘電体キャパシタよりなるメモリセルが配置され、

それぞれの強誘電体キャパシタの一方の電極が上記副ビット線に、他の一方の電極が上記ワード線に接続され、上記強誘電体キャパシタの分極方向によって、互いに逆相の第1のデータまたは第2のデータのどちらかのデー 10 タを記憶する強誘電体記憶装置。

【請求項2】 上記接続手段は、MOS型半導体素子であって、当該MOS型半導体素子のソース電極またはドレイン電極の一方が上記主ビット線に、他の一方が上記副ビット線に、ゲート電極が選択ゲート線にそれぞれ接続され、当該選択ゲート線の印加電圧に応じて上記主ビット線と副ビット線とを作動的に接続する請求項1記載の強誘電体記憶装置。

【請求項3】 メモリセルに対する第1のデータの書き 込みは、選択するワード線電位よりも選択する副ビット 20 線電位が高くなる方向に電圧を印加して、強誘電体キャ パシタを上記印加電界方向に分極させることにより行 い、

メモリセルに対する第2のデータの書き込みは、選択するワード線電位よりも選択する副ビット線電位が低くなる方向に電圧を印加して、強誘電体キャパシタを上記印加電界方向に分極させることにより行う請求項1記載の強誘電体記憶装置。

【請求項4】 メモリセルに対するデータの読み出しは、主ビット線を選択する副ビット線に接続し、選択するワード線電圧を変化させて強誘電体キャパシタの分極状態を変化させ、当該強誘電体キャパシタの分極状態の変化に応じた主ビット線電位の変化を検知することによりデータの判定を行う請求項1記載の強誘電体記憶装置。

【請求項5】 上記メモリセルに対するデータの読み出し後に、当該メモリセルに対するデータの再書き込みが行われる請求項1記載の強誘電体記憶装置。

【請求項6】 それぞれの主ビット線に対応して読み出 しデータまたは書き込みデータをラッチするラッチ型の 40 センスアンプを有し、メモリセルに対するデータの書き 込みまたは読み出しおよび再書き込みを、選択するワー ド線に接続されたすべてのメモリセルに対し一括して行 う請求項1記載の強誘電体記憶装置。

【請求項7】 選択されたワード線に接続されたすべてのメモリセルに対して一括して第1のデータあるいは第2のデータを書き込んだ後、当該書き込みデータと逆相のデータが書き込まれるべきメモリセルに対して上記逆相データの書き込みを行う請求項1記載の強誘電体記憶装置。

【請求項8】 上記データの書き込みは、選択ゲート線により選択された副ビット線と交差するすべてのワード線を単位として、各ワード線毎に順番に行う請求項1記載の強誘電体記憶装置。

【請求項9】 上記データの読み出しおよび再書き込みは、選択ゲート線により選択された副ビット線と交差するすべてのワード線を単位として、各ワード線毎に順番に行う請求項1記載の強誘電体記憶装置。

【請求項10】 列状に配線されたそれぞれの主ビット線が接続手段を介して複数の副ビット線に接続され、上記副ビット線と行状に配線された複数のワード線が交差する格子位置にそれぞれ1個の強誘電体キャパシタより成るメモリセルが配置され、それぞれの強誘電体キャパシタの一方の電極が上記副ビット線に、他の一方の電極が上記ワード線に接続された強誘電体記憶装置の製造方法であって、

各メモリセルの下層キャパシタ電極を上記副ビット線に より形成する工程と、

各メモリセルの強誘電体キャパシタ絶縁膜を形成する工 程と

各メモリセル毎の上層キャパシタ電極を形成する工程 と

上記ワード線が各メモリセル毎に上記上層キャパシタ電極に接続されるように上記ワード線を形成する工程と、 上記主ビット線を形成する工程とを有する強誘電体記憶装置の製造方法。

【請求項11】上記下層キャパシタ電極は第1層目のプラチナまたは酸化物系セラミックス材料により形成され、

30 上記強誘電体キャパシタ絶縁膜はペロブスカイト構造を なす酸化物強誘電体材料またはBi系層状ペロブスカイ ト構造をなす酸化物強誘電体材料により形成され、

上記上層キャパシタ電極は第2層目のプラチナまたは酸 化物系セラミックス材料により形成され、

上記ワード線は第1層目のアルミニウムまたはその合金 あるいは複合膜により形成され、

上記主ビット線は第2層目のアルミニウムまたはその合金あるいは複合膜により形成される請求項10記載の強誘電体記憶装置の製造方法。

10 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリセルを基本的に1個の強誘電体キャパシタより構成することにより高集積かつ大容量化が可能な強誘電体記憶装置に係り、特にそのデバイス構造、デバイス動作オペレーション、および製造方法に関するものである。

[0002]

【従来の技術】ペロブスカイト構造をなす酸化物強誘電 体材料(例えばPbZrTiO<sub>3</sub>等)、またはBi系層 50 状ペロブスカイト構造をなす酸化物強誘電体材料(例え

2

ば $BiSr_2Ta_2O_9$ 等)を、キャパシタ絶縁膜として強誘電体キャパシタを構成し、当該強誘電体キャパシタの分極方向によって、データを記憶する強誘電体記憶装置が知られている。

【0003】以下、強誘電体キャパシタのヒステリシス特性について図12に関連付けて説明する。図12において、(a)がヒステリシス特性、(b)および(c)は互いに逆相の第1のデータ(以下データ1)、および第2のデータ(以下データ0)が書き込まれたキャパシタの状態をそれぞれ示している。

【0004】強誘電体記憶装置は、図12(a)に示す ヒステリシス特性において、強誘電体キャパシタにプラ ス側の電圧を印加(図中C)して+Qrの残留分極電荷 が残った状態(図中A)をデータ1(第1のデータ)、 マイナス側の電圧を印加(図中D)して-Qrの残留分 極電荷が残った状態(図中B)をデータ0(第2デー タ)として、不揮発性のメモリとして利用する。

【0005】ところで、上述した強誘電体キャパシタを、不揮発性の強誘電体記憶装置として利用するものとして、1個の選択トランジスタと1個の強誘電体キャパ 20シタから1メモリセルを構成する方法(以下1TR-1 CAP型セル)が知られている。

【0006】図13は、1TR-1CAP型セルを有する強誘電体記憶装置のメモリアレイ図である。

【0007】図13のメモリアレイは、いわゆる折り返 しビット線構造をなしており、図中、MA、MA'はメ モリセル、MRA、MRA' は比較セル、WLA、WL A' はワード線、BLA、BLA' はビット線、PLA はプレート電極線、RWLA、RWLA'は比較セルを 駆動するためのワード線、RPLAは比較セルを駆動す るためのプレート電極線、CLは各ビット線BLA、B LA'の負荷容量をそれぞれ示している。メモリセルM Aは選択トランジスタTAおよび強誘電体キャパシタC Aにより構成され、メモリセルMA'は選択トランジス タTA'および強誘電体キャパシタCA'により構成さ れる。比較セルMRA、MRA'は、メモリセルMA、 MA'のデータを比較読み出しするために設けられ、比 較セルMRAの場合には選択トランジスタTRAおよび 強誘電体キャパシタCRAにより構成され、比較セルM RA'の場合には選択トランジスタTRA'および強誘 電体キャパシタCRA'により構成される。

【0008】図13の1TR-1CAP型セルを有する 強誘電体記憶装置においては、例えば、メモリセルMA のデータ読み出しは、読み出しビット線BLAの折り返 し方向に隣接した比較ビット線BLA'に接続された比 較セルMRA'との比較により行われ、メモリセルM A'のデータ読み出しは、読み出しビット線BLA'の 折り返し方向に隣接した比較ビット線BLAに接続され た比較セルMRAとの比較により行われる。また比較セルMRA、MRA'においては、それぞれ図12(a) のヒステリシス特性において、+Qrまたは-Qrの残留分極電荷が読み出される場合の中間状態になるように、例えばキャパシタ面積またはバイアス電圧等を調節

して、最適設計される。したがって、1TR-1CAP型セルにおいては、読み出しセルによる読み出しビット線と比較セルによる比較ビット線の間の電位差が、センスアンプSAによりに増幅されて、データの判定がなされる。

#### [0009]

【発明が解決しようとする課題】ところで、上述した1TR-1CAP型セルを有する強誘電体記憶装置においては、メモリセルが1個の選択トランジスタと1個の強誘電体キャパシタから構成されているために、データ書き込み時のディスターブ防止、およびデータ読み出し時の動作マージンの確保が容易であるが、メモリセルが1個の素子から構成される他の不揮発性記憶装置、たとえばフラッシュメモリ、EPROM等と比較すると、メモリセル面積が大きくなり、大容量化できないという問題がある。

【0010】本発明は、かかる事情に鑑みてなされたものであり、その目的は、強誘電体キャパシタの分極方向によってデータの記憶を行う強誘電体記憶装置において、メモリセルを基本的に1個の強誘電体キャパシタだけで構成することにより、高集積かつ大容量化が可能な強誘電体記憶装置を提供することにある。

#### [0011]

【課題を解決するための手段】上記目的を達成するため、本発明の強誘電体記憶装置は、列状に配線されたそれぞれの主ビット線が接続手段を介して複数の副ビット線に接続され、上記副ビット線と行状に配線された複数のワード線が交差する格子位置にそれぞれ1個の強誘電体キャパシタより成るメモリセルが配置され、それぞれの強誘電体キャパシタの一方の電極が上記副ビット線に他の一方の電極が上記ワード線に接続され、上記誘電体キャパシタの分極方向によって、互いに逆相の第1のデータまたは第2のデータのどちらかのデータを記憶する。

【0012】また、上記強誘電体記憶装置において、上記接続手段は、MOS型半導体素子であって、当該MOS型半導体素子のソース電極またはドレイン電極の一方が上記主ビット線に、他の一方が上記副ビット線に、ゲート電極が選択ゲート線に接続され、当該選択ゲート線の印加電圧に応じて上記主ビット線と副ビット線とを作動的に接続する。

【0013】また、上記強誘電体記憶装置は、メモリセルに対する第1のデータの書き込みは、選択するワード線電位よりも選択する副ビット線電位が高くなる方向に電圧印加して、強誘電体キャパシタを上記印加電界方向に分極させることにより行い、またメモリセルに対する50 第2のデータの書き込みは、選択するワード線電位より

も選択する副ビット線電位が低くなる方向に電圧を印加 して、強誘電体キャパシタを上記印加電界方向に分極さ せることにより行う。

【0014】また、上記強誘電体記憶装置は、メモリセルに対するのデータの読み出しは、主ビット線を選択する副ビット線に接続し、選択するワード線電圧を変化させて強誘電体キャパシタの分極状態を変化させ、当該強誘電体キャパシタの分極状態の変化に応じた主ビット線電位の変化を検知することによりデータの判定を行う。

【0015】また、上記強誘電体記憶装置は、上記メモリセルに対するデータの読み出し後に、当該メモリセルに対するデータの再書き込みを行う。

【0016】また、上記強誘電体記憶装置は、それぞれの主ビット線に対応してラッチ型のセンスアンプを有し、当該センスアンプに読み出しデータまたは書き込みデータをラッチすることにより、メモリセルに対するデータの書き込みまたは読み出しおよび再書き込みが、選択するワード線に接続されたすべてのメモリセル一括に行われる。

【0017】また、上記強誘電体記憶装置において、上 20 記データの書き込みは、選択されたワード線に連なるすべてのメモリセルに対して一括に第1のデータあるいは第2のデータを書き込む消去ステップと、上記消去ステップの後に、上記消去データと逆相のデータが書き込まれるべきメモリセルに対して上記逆相データの書き込みを行う書き込みステップよりなる。

【0018】また、上記強誘電体記憶装置において、上記データの書き込みは、選択ゲート線により選択された副ビット線と交差するすべてのワード線を単位として、各ワード線毎に順番に行われる。

【0019】また、上記強誘電体記憶装置において、上記データの読み出しおよび再書き込みは、選択ゲート線により選択された副ビット線と交差するすべてのワード線を単位として、各ワード線毎に順番に行われる。

【0020】また、本発明の強誘電体記憶装置の製造方法は、各メモリセルの下層キャパシタ電極を上記副ビット線により形成する工程と、各メモリセルの強誘電体キャパシタ絶縁膜を形成する工程と、各メモリセル毎の上層キャパシタ電極を形成する工程と、上記ワード線が各メモリセル毎に上記上層キャパシタ電極に接続されるように上記ワード線を形成する工程と、上記主ビット線を形成する工程とを有する。

【0021】また、上記製造方法において、上記下層キャパシタ電極(上記副ビット線)は第1層目のプラチナまたは酸化物系セラミックス材料により形成され、上記強誘電体キャパシタ絶縁膜はペロブスカイト構造をなす酸化物強誘電体材料またはBi系層状ペロブスカイト構造をなす酸化物強誘電体材料により形成され、上記上層キャパシタ電極は第2層目のプラチナまたは酸化物系セラミックス材料により形成され、上記ワード線は第1層 50

目のアルミニウムまたはその合金あるいは複合膜により 形成され、上記主ビット線は第2層目のアルミニウムま

【0022】本発明の強誘電体記憶装置によれば、メモリセルが基本的に1個の強誘電体キャパシタだけで構成されるため、メモリセル面積が小さくなり、高集積化が可能となり、大容量化に好適である。

たはその合金あるいは複合膜により形成される。

【0023】さらに、ビット線(主ビット線)が複数の 副ビット線に分割され、上記副ビット線と行状に配線さ れた複数のワード線が交差する格子位置にメモリセルが 配置されるため、データ書き込み時およびデータ読み出 し時にビット線(主ビット線)に連なるメモリセル個数 が分割され、データ書き込み時のディスターブが軽減さ れ、またデータ読み出し時のマージンの確保が容易とな る。

【0024】また、上記主ビット線と副ビット線との接続制御は、選択ゲート線の印加電圧に応じて上記主ビット線と副ビット線とを作動的に接続させることにより可能である。

【0025】また、メモリセルに対する第1のデータの書き込みは、選択するワード線電位よりも選択する副ビット線電位が高くなる方向に電圧を印加して、強誘電体キャパシタを上記印加電界方向に分極させることにより行い、またメモリセルに対する第2のデータの書き込みは、選択するワード線電位よりも選択する副ビット線電位が低くなる方向に電圧を印加して、強誘電体キャパシタを上記印加電界方向に分極させることにより可能である。

【0026】また、メモリセルに対するデータの読み出 30 しは、主ビット線を選択する副ビット線に接続し、選択 するワード線電圧を変化させて強誘電体キャパシタの分 極状態を変化させ、当該強誘電体キャパシタの分極状態 の変化に応じた主ビット線電位の変化を検知することに より、データの判定を行うことが可能である。

【0027】また、上記メモリセルに対するデータの読み出し後に、当該メモリセルに対するデータの再書き込みを行うことにより、データの読み出し時にメモリセル内のデータ内容が破壊されても、データの回復が可能となる。

40 【0028】また、それぞれの主ビット線に対応してラッチ型のセンスアンプを有し、当該センスアンプに読み出しデータまたは書き込みデータをラッチすることにより、メモリセルに対するデータの書き込みまたは読み出しおよび再書き込みが、選択するワード線に接続されたすべてのメモリセル一括に行われるため、データの高速書き込みおよび高速読み出しが可能となり好適である。

【0029】また、上記データの書き込みは、選択されたワード線に連なるすべてのメモリセルに対して一括に第1のデータあるいは第2のデータを書き込む消去ステップと、上記消去ステップの後に、上記消去データと逆

10

相のデータが書き込まれるべきメモリセルに対して上記 逆相データの書き込みを行う書き込みステップより構成 することにより、データ書き込み時に、非選択メモリセ ルに印加されるディスターブ電圧を軽減することが可能 である。

【0030】また、上記データの書き込みは、選択ゲー ト線により選択された副ビット線と交差するすべてのワ ード線を単位として、各ワード線毎に順番に行うことに より、データ書き込み時に、非選択メモリセルに加わる ディスターブ回数を制限することが可能である。

【0031】また、上記データの読み出しおよび再書き 込みは、選択ゲート線により選択された副ビット線と交 差するすべてのワード線を単位として、各ワード線毎に 順番に行うことにより、データ再書き込み時に、非選択 メモリセルに加わるディスターブ回数を制限することが 可能である。

【0032】また、本発明の強誘電体記憶装置の製造方 法によれば、各メモリセルの下層キャパシタ電極が副ビ ット線により形成され、次いで、各メモリセルの強誘電 体キャパシタ絶縁膜が形成される。そして、各メモリセ ル毎の上層キャパシタ電極が形成され、ワード線が各メ モリセル毎に上層キャパシタ電極に接続されるように上 記ワード線が形成され、次いで主ビット線が形成され

【0033】より具体的には、たとえば、上記下層キャ パシタ電極(上記副ビット線)は第1層目のプラチナま たは酸化物系セラミックス材料により形成され、上記強 誘電体キャパシタ絶縁膜はペロブスカイト構造をなす酸 化物強誘電体材料またはBi系層状ペロブスカイト構造 をなす酸化物強誘電体材料により形成され、上記上層キ ャパシタ電極は第2層目のプラチナまたは酸化物系セラ ミックス材料により形成され、上記ワード線は第1層目 のアルミニウムまたはその合金あるいは複合膜により形 成され、上記主ビット線は第2層目のアルミニウムまた はその合金あるいは複合膜により形成される。

#### [0034]

【発明の実施の形態】図1は、本発明に係る強誘電体記 憶装置におけるメモリアレイを示す図である。

【0035】図1のメモリアレイ図においては、図中の 2本の主ビット線MBLN、MBLN+1 対して、それ ぞれ1本の副ビット線SBLN、SBLN+1 しか図示 されていないが、これは便宜的なためであり、実際に は、それぞれの主ビット線対して複数の副ビット線が接 続されている。また、副ビット線に交差するワード線本 数は、図中M本となっているが、具体的には4本、ある いは8本、あるいは16本程度が適当である。

【0036】図1のメモリアレイ図において、WL1、 WLm、WLMはワード線、MBLN、MBLN+1 は 主ビット線、SBLN、SBLN+1 は副ビット線、S TN、STN+1 は主ビット線と副ビット線を動作に応 50 ミニウム配線と第2層目のプラチナ層とを接続するため

じて作動的に接続する選択トランジスタをそれぞれ示 し、選択トランジスタSTN、STN+1は、選択ゲー ト線SLにより制御される。各ワード線WL1、WL m、WLMと各副ビット線SBLN、SBLN+1 との 交差点には、それぞれメモリセルをなす1個の強誘電体 キャパシタC1,N、Cm,N、CM,N、C1,N+1、Cm,N+ 1、CM, N+1が、それぞれ一方の電極が対応する副ビッ ト線に、他方の電極が対応するワード線に接続されてい

【0037】また、トランジスタPCTN、PCTN+ 1 は、プリチャージ信号 oPCにより、主ビット線MB LN、MBLN+1をプリチャージ電圧VPCにプリチ ャージするためのトランジスタであり、トランジスタC TN、CTN+1は、カラム選択信号 o Cにより、主ビ ット線MBLN、MBLN+1 をそれぞれのセンスアン プに接続するためのトランジスタである。センスアンプ SAN、SAN+1 は、それぞれ主ビット線MBLN、 MBLN+1 に接続されたセンスアンプであり、センス イネーブル信号 φ S E で活性化されセンスアンプ S A N は、ノード電位VNおよび比較電位VRN間の電位差を センスし、センスアンプSAN+1 は、ノード電位VN +1 および比較電位VRN+1 間の電位差をセンスす る。

【0038】図2は、図1のメモリアレイ図におけるパ ターンレイアウト図である。また、図3は、図2のパタ ーンレイアウト図において、A-A'方向から眺めたデ バイス構造断面図である。

【0039】図2のパターンレイアウト図、および図3 デバイス構造断面図において、1はシリコン基板、2は LOCOS素子分離、3はゲート酸化膜、4は選択トラ ンジスタSTN、STN+1 のソース/ドレインn+拡 散層領域である。5は選択ゲート線SLであり、通常の ポリシリコンあるいはポリサイドゲート電極である。6 は副ビット線SBLN、SBLN+1であり、また強誘 電体キャパシタ下部電極でもあり、具体的には第1層目 のプラチナ層で形成される。7は強誘電体キャパシタ絶 縁膜であり、具体的にはヒステリシス特性を有する強誘 電体材料、たとえばPbZrTiO3 , BiSr2 Ta 2 Og 等により形成される。8は各強誘電体キャパシタ C1, N, Cm, N , CM, N , C1, N+1 , Cm, N+1 , CM, N+1 の上部電極であり、具体的には第2層目のプラチナ層で 形成される。9は第1層目アルミニウム配線下の層間絶 縁膜であり、通常のCVDシリコン酸化膜である。

【0040】10a, 10b, 10c, 10dは第1層 目アルミニウム配線下のコンタクトホールであり、それ ぞれ、コンタクトホール10aおよび10dは第1層目 アルミニウム配線とN+拡散層領域とを、コンタクトホ ール10bは第1層目アルミニウム配線と第1層目のプ ラチナ層とを、コンタクトホール10cは第1層目アル

る。

のものである。11a、11b、11cは第1層目アル ミニウム配線であり、第1層目アルミニウム配線11a は副ビット線のブリッジ配線を、第1層目アルミニウム 配線11bはワード線WL1、WLm、WLMを、第1 層目アルミニウム配線11cは第2層目アルミニウム配 線とn+拡散層領域を接続するためのパッドアルミニウ ム層を構成する。12は第2層目アルミニウム配線下の 層間絶縁膜であり、通常のCVDシリコン酸化膜であ る。13は第2層目アルミニウム配線下のコンタクトホ ールであり、第2層目アルミニウム配線と第1層目アル ミニウム配線とを接続する。14は第2層目アルミニウ ム配線であり、主ビット線MBLN、MBLN+1を構 成する。

【0041】次に、図1のメモリアレイ図において、メ モリセルに対するデータ書き込みを行う場合の第1の実 施形態を、図4のタイミングチャート図、および図6の ヒステリシス特性を参照しながら、順に説明する。

【0042】図4のタイミングチャート図は、ワード線 WLmおよび副ビット線SBLN、SBLN+1を選択 して、強誘電体キャパシタ(メモリセル) Cm,N に第1 のデータ(以下1データ)を、Cm, N+1 に第2のデータ (以下0データ)を書き込む場合のタイミング図であ る。この場合、メモリセルに対する1データの書き込み は、選択するワード線電位よりも選択する副ビット線電 位が高くなる方向に電圧を印加して、強誘電体キャパシ タを上記印加電界方向に分極させることにより行う。ま た、メモリセルに対する0データの書き込みは、選択す るワード線電位よりも選択する副ビット線電位が低くな る方向に電圧を印加して、強誘電体キャパシタを上記印 加電界方向に分極させることにより行う。

【0043】まず、時刻 t 1 で、メモリセル Cm, N が接 続された主ビット線MBLNを電源電圧VCC(3. 3 V) に、メモリセルCm, N+1 が接続された主ビット線M BLN+1 を接地電圧 (0V) に設定する。

【0044】次に、時刻 t 2で、選択ゲート線SLを0 Vから5Vに、メモリセルCm,N、Cm,N+1 が接続され た選択ワード線WLmを電源電圧VCC (3.3V) に、WLm以外の非選択のワード線WL1 ~WLMを (1/2) V C C (1.65 V) に設定する。その結果、0 データを書き込むべきメモリセルの強誘電体キャパシタ Cm, N+1が、図6に示すヒステリシス特性において、D 点の状態に時刻 t 3 までに移動し、0 データの書き込み が完了する。

【0045】次に、時刻 t 3 で、選択ワード線W L m を 接地電圧(0V)に立ち下げる。その結果、1データを 書き込むべきメモリセルの強誘電体キャパシタ Cm, N が、図6に示すヒステリシス特性においてC点の状態に 時刻 t 4 までに移動し、1 データの書き込みが完了す る。最後に時刻 t 4 で、すべての主ビット線MBLN、 MBLN+1を0Vに立ち下げた後に、選択ゲート線S 50 も選択する副ビット線電位が低くなる方向に電圧を印加

L、すべてのワード線WL1~WLMを接地電圧(0 V) に立ち下げることにより、書き込み動作が終了す

10

【0046】なお、データ書き込み期間中、WLm以外 の非選択のワード線WL1 ~WLMは (1/2) VCC

(1.65V) に設定されるが、その結果、選択された 副ビット線に接続された強誘電体キャパシタ Cm,N、C m, N+1 以外の非選択のメモリセルには、 (1/2) V C C

(1.65V) のディスターブ電圧が印加されることに なる。このディスターブ電圧が問題となるのは、非選択 メモリセルに記録されているデータ内容と逆データが書 き込まれる方向に、上記ディスターブ電圧が加わる場合 である。

【0047】たとえば、非選択メモリセルに1データが 記録されている場合、ディスターブ電圧が印加される結 果、図6に示すヒステリシス特性において、A点からA 1点まで強誘電体キャパシタの分極状態が変化する。ま た、非選択メモリセルに0データが記録されている場 合、ディスターブ電圧が印加される結果、図6のヒステ リシス特性において、B点からB1点まで強誘電体キャ パシタの分極状態が変化する。ただし、非選択メモリセ ルに対するディスターブは、非選択メモリセルに1デー タが記録されている場合、A点からA3点まで分極状態 が変化しない限り、また、非選択メモリセルに0データ が記録されている場合、B点からB3点まで分極状態が 変化しない限り、データが反転することはなく、問題と ならない。

【0048】次に、図1のメモリアレイ図において、メ モリセルに対するデータ書き込みを行う場合の第2の実 施形態を、図5のタイミングチャート図、および図6の ヒステリシス特性を参照しながら、順に説明する。この 第2の実施形態置の、図4の第1の実施例に対する利点 は、データ書き込み時に非選択メモリセルに加わるディ スターブ電圧が、(1/2) VCC (1.65V) から(1/ 3) VCC (1.1V) と軽減できる点にある。

【0049】図5の場合も、図4と同様、ワード線WL mおよび副ビット線SBLN、SBLN+1を選択し て、強誘電体キャパシタ (メモリセル) Cm, N に1デー タを、Cm, N+1 にOデータを書き込む場合のタイミング 図である。図5の第2の実施形態の場合には、図4の第 1の実施形態の場合と異なり、選択されたワード線に接 続されたすべてのメモリセルに対して0データ (あるい は1データでもよい)を書き込む消去ステップと、消去 ステップの後に、上記消去データと逆相のデータが書き 込まれるべきメモリセルに対して上記逆相データの書き 込みを行う書き込みステップの、2段階のステップによ り、データ書き込み方法が構成される。

【0050】この場合、メモリセルに対するデータ消去 (0データの書き込み)は、選択するワード線電位より

して、強誘電体キャパシタを上記印加電界方向に分極させることにより行う。また、メモリセルに対する逆相データ(1 データ)の書き込みは、選択するワード線電位よりも選択する副ビット線電位が高くなる方向に電圧を印加して、強誘電体キャパシタを上記印加電界方向に分極させることにより行う。

【0051】まず、時刻t1で、すべての主ビット線MBLN、MBLN+1を接地電圧(0V)に設定し、続いて、選択ゲート線SLを0Vから5Vに、選択ワード線WLmを電源電圧VCC(3.3V)にWLm以外のすべての非選択のワード線WL1~WLMを接地電圧(0V)に設定する。その結果、選択ワード線WLmに連なるすべてのメモリセルの強誘電体キャパシタCm,N、Cm,N+1が、図6に示すヒステリシス特性においてD点の状態に時刻t2までに移動し、消去(0データの書き込み)が完了する。

【0052】次に、時刻t2で、選択ゲート線SL、お よび選択ワード線WLmを接地電圧(OV)に立ち下 げ、続いて、逆相データ(1データ)の書き込みを行う べきメモリセルCm,Nの接続された主ビット線MBLN を電源電圧VCC(3.3V)に、消去データ(0デー タ) のままでよいメモリセルCm, N+1 の接続された主ビ ット線MBLN+1を(1/3) VCC (1.1V) に設定 する。次に、時刻t3で選択ゲート線SLを5Vに、選 択ワード線WLmを接地電圧 (0V) にWLm以外のす べての非選択のワード線WL1~WLMを(2/3) VCC (2.2V) に設定する。その結果、逆相データ(1デ ータ)を書き込むべきメモリセルの強誘電体キャパシタ Cm,N が図6に示すヒステリシス特性においてD点から C点の状態に時刻 t 4 までに移動し、逆相データの書き 込みが完了する。最後に時刻 t 4 で、すべての主ビット 線MBLN、MBLN+1を(1/3) VCC(1. 1 V) に設定した後に、選択ゲート線SL、すべてのワード線 WL1~WLMを接地電圧(0V)に立ち下げることに より、書き込み動作が終了する。

【0053】なお、逆相データの書き込み期間中、WLm以外の非選択のワード線WL1~WLMは(2/3) VCC(2.2V)に設定されるが、その結果、選択された副ビット線に連なるCm,N、Cm,N+1以外の非選択メモリセルには、(1/3) VCC(1.1V)のディスターブ電圧が印加されることになる。このディスターブ電圧が問題となるのは、非選択メモリセルに記録されているデータ内容と逆データが書き込まれる方向に、上記ディスターブ電圧が加わる場合である。

【0054】たとえば、非選択メモリセルに1データが記録されている場合、ディスターブ電圧が印加される結果、図6に示すヒステリシス特性において、A点からA2点まで強誘電体キャパシタの分極状態が変化する。また、非選択メモリセルに0データが記録されている場合、ディスタープ電圧が印加される結果、図6に示すと

ステリシス特性において、B点からB2点まで強誘電体キャパシタの分極状態が変化する。ただし、図5の第2の実施形態の場合、図4の第1の実施形態の場合と比較すると、非選択メモリセルに対するディスターブは、大幅に軽減できることが、図6のヒステリシス特性から判る。したがって、非選択メモリセルに1データが記録されている場合、A点からA3点まで、また、非選択メモリセルに0データが記録されている場合、B点からB3点まで分極状態が変化して、データが反転することはありえない。

12

【0055】なお、図4の第1の実施形態の場合、および図5の第2の実施形態の場合とも、選択するワード線1本に連なるメモリセルに対して一括データ書き込みを行っているが、データ書き込みの単位を、選択ゲート線により選択された副ビット線と交差するすべてのワード線を単位として、各ワード線毎に順番にデータ書き込みを行ってもよい。たとえば、図4の第1の実施形態、および図5の第2の実施形態の場合、データ書き込みを、ワード線WL1~WLMを1単位として、WL1、WL2、…WLMと順番にデータ書き込みを行えばよい。このようなブロック単位のデータ書き込みにより、データ書き込み時に非選択メモリセルが受けるディスターブ回数を、最大限(M-1)回に制限することが可能となり、ディスターブ防止の観点から好適である。

【0056】続いて、図1の、メモリアレイ図における、メモリセルに対するデータの読み出しを行う場合の第1の実施例を、図7のタイミングチャート図、および図9のヒスリシス特性を参照しながら順に説明する。

【0057】図7のタイミングチャート図は、ワード線WLmおよび副ビット線SBLN、SBLN+1を選択して、強誘電体キャパシタ(メモリセル)Cm,Nに記録されている1データ、およびCm,N+1に記録されている0データを読み出し、その後、Cm,Nに1データ、およびCm,N+1に0データの再書き込みを行う場合のタイミング図である。この場合、メモリセルに対するデータの読み出しは、主ビット線を選択する副ビット線に接続し、選択するワード線電圧を変化させて強誘電体キャパシタの分極状態を変化させ、当該強誘電体キャパシタの分極状態の変化に応じた主ビット線電位の変化を検知することにより、データの判定を行う。また、メモリセルに対するデータの再書き込みは、図4のデータ書き込み方法の第1の実施形態における場合と同様である。

【0058】まず、時刻 t1で、プリチャージ信号  $\phi$  P C を電源電圧 V C C (3.3V) に、およびカラム選択信号  $\phi$  C を 5 V に立ち上げることにより、時刻 t2 までに、主ビット線MBLN、MBLN+1をプリチャージ電圧 V P C (0V) にプリチャージし、また主ビット線MBLN、MBLN+1をそれぞれのセンスアンプのノード V N、V N+1に接続する。

合、ディスターブ電圧が印加される結果、図6に示すヒ 50 【0059】次に,時刻t2で、プリチャージ信号φP

Cを0Vに立ち下げて主ビット線MBLN、MBLN+ 1 をフローティング状態した後に、選択ゲート線SLを 0 Vから5 Vに、読み出しメモリセルCm, N 、 Cm, N+1 が接続された選択ワード線WLmをOVから電源電圧V CC(3.3V)に立ち上げる。その結果、選択ワード 線WLmに連なるすべてのメモリセルの強誘電体キャパ シタCm,N、Cm,N+1が、Oデータが書き込まれた分極\* \*状態に変化する。

【0060】このため、1データが記録されていたメモ リセルCm,N は、分極状態が反転し、主ビット線MBL Nの電位変化△V(+)は大きく、次式(1)で表され る。また、Oデータ記録されていたメモリセルのCm,N+ は、分極状態が変化せず、主ビット線MBLN+1の 電位変化 $\Delta V$  (-) は小さく、次式(2)で表される。

14

 $\triangle V(+) = VCC \cdot \{C(+) / \{(M-1) \cdot C(-) + C(+) + CBL\}\}$ 

... (1)

... (2)  $\Delta V(-) = VCC \cdot [C(-) / \{M \cdot C(-) + CBL\}]$ 

なお、(1)式、(2)式において、C(+)はメモリ セルの分極状態が反転する場合の容量であり、C (-) はメモリセルの分極状態が反転しない場合の容量であ り、CBLはビット線容量である。また、Mは副ビット 線に連なるワード線本数であり、この場合8本とし、電 源電圧VCCは3. 3Vとする。一般的なメモリセルの 場合、C (+) ≒ 500 f F、C (-) ≒100 f F、CBL≒1000fF程度であるので、(1)式、 (2) 式より、△V(+)、△V(-)は、以下の程度 である。

 $\triangle V (+) = 0.75V$  $\Delta V (-) = 0.18V$ 

C(-)を表している。

【0061】以上のことは、図9のヒステリシス特性に おいても、図示して説明できる。つまり、1データが記 録されていたメモリセルの強誘電体キャパシタCm, N+1 の場合、A点の状態からE点の状態に移動し、Oデータ の分極状態に反転する。そして、副ビット線SBLNに 接続されている Cm, N 以外の非選択メモリセル C1, N ~ CM,N は、1データが記録されていたメモリセルの場 合、A点の状態からG点の状態に移動し、Oデータが記 30 録されていたメモリセルの場合、B点の状態からI点の 状態に移動するが、もとの状態はそのまま保持される。

【0062】また、0データが記録されていたメモリセ ルの強誘電体キャパシタ Cm, N+1 の場合、B点の状態か らF点の状態に移動するが、0データの分極状態は変化 しない。そして、副ビット線SBLN+1に接続されて いるCm, N+1 以外の非選択メモリセルC1, N+1 ~ CM, N+ 1 は、1データが記録されていたメモリセルの場合、A 点の状態からH点の状態に移動し、Oデータが記録され ていたメモリセルの場合、B点の状態からJ点の状態に 40 移動するが、もとのデータ状態はそのまま保持される。 なお、図9に示すヒステリシス特性において、一点鎖線 A-Eの直線傾きは、上述した分極状態が反転する場合 の容量C(一)を表しており、また、一点鎖線B-Fの 直線傾きは、上述した分極状態が反転しない場合の容量

【0063】次に時刻t3で、選択ゲート線SLを、次 に選択ワード線WLmを0Vに立ち下げ、時刻t4でセ ンスイネーブル信号φSEを電源電圧VCC(3.3

接続されたセンスアップSAN、SAN+1を活性化さ せる。その結果、センスアップSANは、上述した主ビ ット線MBLNの電位変化 AV (+) (ノード電位 V N)と比較電位VRNとの電位差をセンスし、またセン スアンプSAN+1は、主ビット線MBLN+1の電位 変化△V(一)(ノード電位VN+1)と比較電位VR N+1の電位差をセンスする。

【0064】ここで、それぞれの比較電位VRN、VR N+1のすべてを、予想される主ビット線電位の変化 量、 $\triangle$ V(+)=0.75V、および $\triangle$ V(-)=0. 18Vのおよそ中間値VRN~VRN+1=0.46V 程度に設定する。その結果、センスアンプSANには、 読み出しメモリセルCm,N に記録されていた1データ が、時刻t5までに、センスラッチされ、主ビット線M BLNの電位は電源電圧VCC (3.3V) に設定さ れ、また、センスアンプSAN+1には、読み出しメモ リセルCm, N+1 に記録されていたOデータが、センスラ ッチされ、主ビット線MBLN+1の電位は接地電圧 (0V) に設定される。

【0065】さて、時刻 t 5 からは、読み出しメモリセ ルCm,N、Cm,N+1 に対するデータの再書き込みにはい

【0066】まず、時刻t5で、選択ゲート線SLを0 Vから5Vに、メモリセルCm,N、Cm,N+1 が接続され た選択ワード線WLmを電源電圧VCC(3.3V) に、WLm以外のすべての非選択のワード線WL1~W LMを(1/2) VCC(1.65V)に設定する。その結 果、0データを書き込むべきメモリセルの強誘電体キャ パシタCm,N+1が、図9のヒステリシス特性においてD 点の状態に時刻 t 6 までに移動し、0 データの再書き込 みが完了する。

【0067】次に時刻t6で、選択ワード線WLmを接 地電圧(0V)に立ち下げる。その結果、1データを書 き込むべきメモリセルの強誘電体キャパシタCm,Nが、 図9に示すヒステリシス特性においてC点の状態に時刻 t 7までに移動し、1データの再書き込みが完了する。 最後に時刻 t 7で、カラム選択信号 o CをOVに立ち下 げることにより、主ビット線MBLN、MBLN+1を それぞれのセンスアンプのノードVN、VN+1と切り V)に立ち上げることにより、それぞれの主ビット線に 50 離した後に、プリチャージ信号 φ P C を電源電圧 V C C

(3.3V)に立ち上げることにより、すべての主ビット線MBLN、MBLN+1をプリチャージ電圧VPC (0V)にプリチャージする。その後、選択ゲート線SL、すべてのワード線WL1~WLMを接地電源電圧 (0V)に立ち下げることにより、書き込み動作が終了する。

【0068】なお、データ再書き込み期間中、WLm以外の非選択のワード線WL1~WLMは(1/2) VCC (1.65V)に設定されるが、その結果、選択された副ビット線に連なるCm,N、Cm,N+1以外の非選択メモリセルには、(1/2) VCC (1.65V)のディスターブ電圧が印加されることになる。これは、図4で説明したデータ書き込みの第1の実施形態の場合と、同様である。

【0069】次に、図1のメモリアレイ図において、メモリセルに対するデータの読み出しを行う場合の第2の実施形態を、図8のタイミングチャート図、および図9のヒステリシス特性を参照しながら、順に説明する。この第2の実施形態の、図7の第1の実施形態に対する利点は、データ書き込み時に非選択メモリセルに加わるディスターブ電圧が、(1/2) VCC (1.65V)から(1/3) VCC (1.1V) に軽減できる点にある。

【0070】図8の場合も、図7の場合と同様、メモリセルCm,Nに記録されている1データ、およびCm,N+1に記録されている0データを読み出し、その後、Cm,Nに1データ、およびCm,N+1に0データの再書き込みを行う場合のタイミング図である。この場合、メモリセルに対するデータの読み出しは、図7のデータ読み出し方法の第1の実施形態置における場合と同様である。また、メモリセルに対するデータの再書き込みは、図5のデータ書き込み方法の第2の実施形態における場合と同様である

【0071】まず、時刻 t1で、プリチャージ信号 $\phi$ P Cを電源電圧VCC(3.3V)に、およびカラム選択信号 $\phi$ を5 Vに立ち上げることにより、時刻 t2 までに、主ビット線MBLN,MBLN+1 をプリチャージ電圧VPC(0 V)にプリチャージし、また主ビット線MBLN,MBLN+1 をそれぞれのセンスアンプのノードVN、VN+1 に接続する。

【0072】次に時刻 t 2で、プリチャージ信号 φ P C 40 を 0 V に立ち下げて主ビット線MBLN, MBLN+1 を フローティング状態にした後に、選択ゲート線 S L を 0 V から 5 V に読み出しメモリセル C m, N、 C m, N+1 が 接続された選択ワード線WLmを 0 V から電源電圧 V C C (3.3 V) に立ち上げる。その結果、選択ワード線 WLmに連なるすべてのメモリセルの強誘電体キャパシタ C m, N、 C m, N+1 が、0 データが書き込まれた分極状態に変化する。

【0073】このため、1データが記録されていたメモリセルCm,N は、分極状態が反転し、主ビット線MBL

16

Nの電位変化 $\triangle$ V (+) は大きく、図7の第1の実施形態で説明したように $\triangle$ V (+) = 0.75 Vが見込まれる。また、0データ記録されていたメモリセルCm,N+1は、分極状態が反転せず、主ビット線MBLN+1の電位変化 $\triangle$ V (-) は小さく、図7の第1で実施形態で説明したように、 $\triangle$ V (-) = 0.18 Vが見込まれる。【0074】以上のことは、図9に示すヒステリシス特

【0074】以上のことは、図9に示すヒステリシス特性においても、図示して説明できることは、図7の第1の実施形態の場合と同様である。

【0075】次に時刻t3で、選択ゲート線SLを、次に選択ゲート線WLmを0Vに立ち下げ、時刻t4で、センスイネーブル信号 $\phi$ SEを電源電圧VCC(3.3 V)に立ち上げることにより、それぞれの主ビット線に接続されたセンスアンプSAN、SAN+1を活性化させる。その結果、センスアンプSANには、時刻t5までに、1データがセンスラッチされ、主ビット線MBLNの電位は電源電圧VCC(3.3V)に設定される。また、センスアンプSAN+1には、0データがセンスラッチされ、主ビット線MBLN+1の電位は接地電圧(0V)に設定される。

【0076】さて、時刻 t5からは、読み出しメモリセルCm,N、Cm,N+1 に対するデータの再書き込みにはいる。

【0077】まず、時刻t5で、カラム選択信号のCをOVに立ち下げることにより、主ビット線MBLN、MBLN+1をそれぞれのセンスアンプのノードVN、VN+1と切り離した後に、プリチャージ信号のPCを電源電圧VCC(3.3V)に立ち上げることにより、すべての主ビット線MBLN、MBLN+1をプリチャージ電圧VPC(OV)にプリチャージする。続いて、選択ゲート線SLをOVから5Vに、選択ワード線WLmを電源電圧VCC(3.3V)に、WLm以外のすべての非選択のワード線WL1~WLMを接地電圧(OV)に設定する。その結果、選択ワード線WLmに連なるすべてのメモリセルの強誘電体キャパシタCm,N、Cm,N+1が図9のヒステリシス特性においてD点の状態に時刻t6までに移動し、消去(Oデータの書き込み)が完了する。

【0078】次に、時刻t6で選択ゲート線SL、および選択ワード線WLmを接地電圧(0V)に立ち下げる。次に、センスアンプ系の電源を、ハイ側を電源電圧VCC(3.3V)のまま、ロー側を接地電圧(0V)から(1/3)VCC(1.1V)に切り換える。次に、カラム選択信号φCを5Vに立ち上げて、再度、主ビット線MBLNの電位をセンスアンプSANにより電源電圧VCC(3.3V)に、主ビット線MBLN+1の電位をセンスアンプSAN+1により(1/3)VCC(1.1V)に設定する。次に、時刻t7で選択ゲート線SLを5Vに、選択ワード線WLmを接地電圧(0V)に、W50Lm以外のすべての非選択のワード線WL1~WLMを

(2/3) VCC(2.2V)に設定する。

【0079】その結果、逆相データ(1データ)を書き込むべきメモリセルCm,Nが、図9のヒステリシス特性においてD点からC点の状態に時刻t8まで移動し、逆相データの再書き込みが完了する。最後に時刻t8で、カラム選択信号 ΦCを0Vに立ち下げることにより、主ビット線MBLN、MBLN+1をそれぞれのセンスアンプのノードVN、VN+1と切り離した後に、プリチャージ信号 ΦPCを電源電圧VCC(3.3V)に立ち上げることにより、すべての主ビット線MBLN、MBLN+1をプリチャージ電圧VPC((1/3) VCC(1.1V))にプリチャージする。その後、選択ゲート線SL、すべてのワード選択WL1~WLMを接地電圧(0V)に立ち下げることにより、再書ぎ込み動作が終了する。

【0080】なお、逆相データの再書き込み期間中、WLm以外の非選択のワード線WL1~WLMは(2/3) VCC(2.2V)に設定されるが、その結果、選択された副ビット線に連なるCm,N、Cm,N+1以外の非選択メモリセルには、(1/3) VCC(1.1V)のディスターブ電圧が印加されることになる。これは、図5で説明したデータ書き込みの第2の実施形態と同様であり、図7の第1の実施形態のデータ読み出しの例と比較すると、非選択メモリセルに対するディスターブは、大幅に軽減できる。

【0081】また、図7の第1の実施形態の場合、およ び図8の第2の実施形態の場合とも、選択するワード線 1本に連なるメモリセルに対して一括にデータの読み出 しおよび再書き込みを行っているが、データの読み出し および再書き込みの単位を、選択ゲート線により選択さ れた副ビット線と交差するすべてのワード線を単位とし て、各ワード線毎に順番にデータの読み出しおよび再書 き込みを行ってもよい。たとえば、図7の第1の実施形 態、および図8の第2の実施形態の場合、データの読み 出しおよび再書き込みをワード線WL1~WLMを1単 位として、WL1、WL2…、WLMと順番にデータの 読み出しおよび再書き込みを行えばよい。このようなブ ロック単位のデータの読み出しおよび再書き込みによ り、データ再書き込み時に非選択メモリセルが受けるデ ィスターブ回数を、最大限 (M-1) 回に制限すること が可能となり、ディスターブ防止の観点から好適であ

【0082】図10は、図1のメモリアレイ図において、センスアンプSAN、SAN+1の具体的な回路図の例を示す図である。

【0083】図10のセンスアンプにおいては、pチャネルMOS (以下、PMOSというい) トランジスタTP1、nチャネルMOS (以下、NMOSというい) トランジスタTN1およびPMOSトランジスタTP2、NMOSトランジスタTN2により構成される相補のイ

18

ンバータ回路により、ラッチ回路を構成する。また、このラッチ回路は、PMOSトランジスタTP3、NMOSトランジスタTP3、NMOSトランジスタTN3が、センスイネーブル信号 φSEをうけて活性化されることにより、ノードN1とN2とのノード間電位差を増幅しラッチする。

【0084】それぞれの主ビット線毎に対応して、図10に示すようなラッチ型センスアンプを有することにより、当該センスアンプに読み出しデータまたは書き込みデータをラッチすることが可能となる。その結果、図4、図5、図7、図8の例で示したように、メモリセルに対応するデータの書き込みまたは読み出しおよび再書き込みが、選択するワード線に連なるすべてのメモリセル一括に行うことができる。

【0085】次に、本発明の強誘電体記憶装置を製造するための、プロセスフローの例について説明する。

【0086】図11(a)~図11(e)は、図3のデバイス構造断面図にいたるまでの、プロセスフローを示した図である。

【0087】まず、図11 (a)に示すように、シリコン基板上1に、LOCOS素子分離領域2、およびゲート酸化膜3を形成し、ポリシリコンまたはポリサイドゲート電極5を形成した後、イオン注入によりソース/ドレインn+拡散層領域4を形成するまでは、通常のCMOSプロセスと同様である。

【0088】次に、図11(b)に示すように、第1層目のプラチナ層を、たとえばスパッタ方等にて、 $\sim$ 200nm程度形成し、さらに、強誘電体薄膜(たとえばPbZrTiO3, BiSr2Ta2O9等)を、スパッタ方等にて、 $\sim$ 200nm程度形成する。次に、上記第1層目のプラチナ層、および強誘電薄体をRIE法等により、同時にエッチング加工して、強誘電体キャパシタ下部電極6、および強誘電体キャパシタ絶縁膜7を形成する。

【0089】次に、図11(c)に示すように、第2層のプラチナ層を、たとえばスパッタ法等にて、~200 nm程度形成し、その後、RIE法等により、エッチング加工し、強誘電体キャパシタ上部電極8を形成する。【0090】次に、図11(d)に示すように、CVD法により層間絶縁膜(SiO2膜)9を形成した後に、コンタクトホール10a、10b、10c、10dを形成し、その後、第1層目のアルミニウム層をスパッタ法にて形成し、さらにエッチング加工して、副ビット線のブリッジ配線11a、ワード線11b、パッドアルミニウム層11cを形成する。

【0091】最後に、図11 (e) に示すように、CV D法により層間絶縁膜 (SiO<sub>2</sub> 膜) 9を形成した後に、コンタクトホール13を形成し、その後、第2層目のアルミニウム層をスパッタ法にて形成し、さらにエッチング加工して、主ビット線14を形成する。以上のプ50 ロセスフローの結果、図3のデバイス構造断面図に至

19

る。

#### [0092]

【発明の効果】以上説明したように、本発明の強誘電体記憶装置によれば、列状に配線されたそれぞれの主ビット線が接続手段を介して複数の副ビット線に接続され、上記副ビット線と行状に配線された複数のワード線が交差する格子位置にそれぞれ1個の強誘電体キャパシタより成るメモリセルが配置される。その結果、基本的に1個の強誘電体キャパシタよりなるメモリセルに対して、データの書き込み、および読み出しが可能となり、高集のタート線ができる。

#### 【図面の簡単な説明】

【図1】本発明に係わる強誘電体記憶装置のメモリアレイを示す図である。

【図2】図1のメモリアレイ図におけるパターンレイアウトを示す図である。

【図3】図2のパターンレイアウト図において、A-A'方向から眺めたデバイス構造断面を示す図である。

【図4】図1のメモリアレイ図において、データの書き 20 VPC 込みを行う第1の実施形態の場合のタイミングチャート VRN、を示す図である。 VN、

【図5】図1のメモリアレイ図において、データの書き 込みを行う第2の実施形態の場合のタイミングチャート を示す図である。

【図6】図4の第1のデータ書き込み実施形態、及図5の第2のデータ書き込み実施形態を説明するための強誘電体キャパシタのヒステリシス特性を示す図である。

【図7】図1のメモリアレイ図において、データの読み出しを行う第1の実施形態の場合のタイミングチャート 30を示す図である。

【図8】図1のメモリアレイ図において、データの読み出しを行う第2の実施形態の場合のタイミングチャートを示す図である。

【図9】図7の第1のデータ読み出し実施形態、および図8の第2のデータの読み出し実施形態を説明するための強誘電体キャパシタのヒステリシス特性を示す図である。

【図10】センスアンプの具体的な回路を示す図であ ス

【図11】本発明に係わる強誘電体記憶装置のプロセスフローを示す図である。

【図12】強誘電体キャパシタのヒステリシス特性、お

よび互いに逆相の第1のデータ、第2のデータが書き込まれたキャパシタ状態を示す図である。

20

【図13】1TR- 1CAP型セルを有する強誘電体記憶装置のメモリアレイを示す図である。

#### 【符号の説明】

 WL1~WLM
 … ワード線

 SL
 … 選択ゲート線

 ΦC
 … カラム選択信号

 ΦPC
 … プリチャージ信号

 ΦSE
 … センスイネーブル信号

C1, N $\sim$ CM, N、C1, N+1 $\sim$ CM, N+1 $\cdots$  メモリセル (強誘電体キャパシタ)

STN、STN+1… 選択トランジスタCTN、CTN+1… プリチャージ選択トランジスタ

PCTN、PCTN+1 … カラム選択トランジスタ

SAN、SAN+1 … センスアンプ MBLN、MBLN+1 … 主ビット線 SBLN、SBLN+1 … 副ビット線

0 VPC … プリチャージ電圧

 VRN、VRN+1
 … 比較電位

 VN、VN+1
 … ノード電位

1 … シリコン基板
 2 … LOCOS素

2 ··· LOCOS素子分離

3 … ゲート酸化膜

4 … ソース/ドレインn+拡散層領域5 … ポリシリコンあるいはポリサイドゲー

ト電極

 6
 …
 強誘電体キャパシタ下部電極

 7
 …
 強誘電体キャパシタ絶縁膜

8 … 強誘電体キャパシタ上部電極


10a、10b、10c、10d… 第1層目アル ミニウム配線下のコンタクトホール


1 1 a 、 1 1 b 、 1 1 c ··· 第 1 層目アルミニウム 配線


40 13 … 第2層目アルミニウム配線下のコンタ


クトホール

14 … 第2層目アルミニウム配線




























## 【図12】







フロントページの続き

(51) Int. Cl. 6

4

識別記号

庁内整理番号

FΙ

技術表示箇所

H O 1 L 21/8247 29/788

29/792